公开(公告)号：US20070190736A1

公开(公告)日：2007-08-16

申请号：US11616849

申请日：2006-12-27

Applicant: An-Hsiung Liu ,  Chiang-Lin Shih ,  Wen-Bin Wu ,  Hui-Min Mao ,  Lin-Chin Su ,  Pei-Ing Lee

Inventor： An-Hsiung Liu ,  Chiang-Lin Shih ,  Wen-Bin Wu ,  Hui-Min Mao ,  Lin-Chin Su ,  Pei-Ing Lee

IPC: H01L21/20

CPC classification number: H01L29/66181 ,  G03F7/70633 ,  G03F9/7076 ,  G03F9/708 ,  G03F9/7084 ,  H01L23/544 ,  H01L27/1087 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A small-size (w

Abstract translation: 提出了与“k1工艺”结合的小尺寸（w <0.5微米）对准标记，其特别适用于制造需要高精度AA-DT和GC-DT重叠对准的沟槽电容器DRAM器件。 利用“k1工艺”来蚀刻散布在对准标记沟槽中的多晶硅，并刷新沟槽轮廓，从而提高覆盖对准精度和精度。

公开(公告)号：US06225186B1

公开(公告)日：2001-05-01

申请号：US09227092

申请日：1999-01-05

Applicant: Lin-Chin Su ,  Tzu-Ching Tsai ,  Minn-Jiunn Jiang

Inventor： Lin-Chin Su ,  Tzu-Ching Tsai ,  Minn-Jiunn Jiang

IPC: H01L2176

CPC classification number: H01L21/76205

Abstract: A method for fabricating a LOCOS isolation in accordance with the present invention, involves first forming a masking layer on the active region of a silicon substrate. Next, the masking layer is used as the etching mask and the silicon substrate is etched to form a recess. Then, a thin nitride layer is formed on the masking layer and the recess. Afterwards, a polysilicon layer is deposited on the thin nitride layer. Then, an etching process is applied to etch back the polysilicon and the thin nitride layer, thereby exposing the upper surface of the masking layer. Next, a LOCOS isolation is grown above the recess.

Abstract translation: 根据本发明的用于制造LOCOS隔离的方法包括首先在硅衬底的有源区上形成掩模层。 接下来，使用掩模层作为蚀刻掩模，并蚀刻硅衬底以形成凹部。 然后，在掩模层和凹部上形成薄的氮化物层。 之后，在薄氮化物层上沉积多晶硅层。 然后，施加蚀刻工艺来蚀刻多晶硅和薄氮化物层，从而暴露掩模层的上表面。 接下来，在凹部上方生长LOCOS隔离。

公开(公告)号：US20060234440A1

公开(公告)日：2006-10-19

申请号：US11160683

申请日：2005-07-05

Applicant: Yuan-Hsun WU ,  An-Hsiung Liu ,  Chiang-Lin Shih ,  Pei-Ing Lee ,  Hui-Min Mao ,  Lin-Chin Su

Inventor： Yuan-Hsun WU ,  An-Hsiung Liu ,  Chiang-Lin Shih ,  Pei-Ing Lee ,  Hui-Min Mao ,  Lin-Chin Su

IPC: H01L21/8242 ,  H01L21/20

CPC classification number: G03F9/7084 ,  G03F7/70633 ,  G03F9/708 ,  H01L23/544 ,  H01L27/1087 ,  H01L2223/54453 ,  H01L2924/0002 ,  Y10S438/975 ,  H01L2924/00

Abstract: A small-size (w

Abstract translation: 提出了与“k1工艺”结合的小尺寸（w <0.5微米）对准标记，其特别适用于需要高精度AA-DT对准的沟槽电容器DRAM器件的制造。 利用“k1工艺”来蚀刻散布在对准标记沟槽中的多晶硅，并且在AA图案转印之前刷新沟槽轮廓，从而提高晶片对准精度和精度。

公开(公告)号：US06303491B1

公开(公告)日：2001-10-16

申请号：US09283984

申请日：1999-04-02

Applicant: Tzu-Ching Tsai ,  Lin-Chin Su ,  Jengping Lin ,  Tse Yao Huang

Inventor： Tzu-Ching Tsai ,  Lin-Chin Su ,  Jengping Lin ,  Tse Yao Huang

IPC: H01L214763

CPC classification number: H01L21/76897 ,  H01L21/76804 ,  H01L21/76831

Abstract: A method for fabricating a self-aligned contact hole in accordance with the present invention is disclosed. First a conductive layer, a silicon oxide layer, and a first silicon nitride layer are formed on a silicon substrate. Next, the first silicon nitride layer, the silicon oxide layer, and the conductive layer are etched to form a trench. Then, a BPSG layer is formed over the first silicon nitride layer. A photoresist layer having an opening is defined. Then, using the photoresist layer as the masking layer, a part of BPSG layer is etched to form a self-aligned hole. Next, the photoresist layer is removed. Afterward, a second silicon nitride layer is formed and etched back to form a spacer.

Abstract translation: 公开了一种用于制造根据本发明的自对准接触孔的方法。 首先，在硅衬底上形成导电层，氧化硅层和第一氮化硅层。 接下来，蚀刻第一氮化硅层，氧化硅层和导电层以形成沟槽。 然后，在第一氮化硅层上形成BPSG层。 定义了具有开口的光刻胶层。 然后，使用光致抗蚀剂层作为掩模层，对BPSG层的一部分进行蚀刻以形成自对准孔。 接下来，去除光致抗蚀剂层。 之后，形成第二氮化硅层并将其回蚀以形成间隔物。

公开(公告)号：US07723181B2

公开(公告)日：2010-05-25

申请号：US11616849

申请日：2006-12-27

Applicant: An-Hsiung Liu ,  Chiang-Lin Shih ,  Wen-Bin Wu ,  Hui-Min Mao ,  Lin-Chin Su ,  Pei-Ing Lee

Inventor： An-Hsiung Liu ,  Chiang-Lin Shih ,  Wen-Bin Wu ,  Hui-Min Mao ,  Lin-Chin Su ,  Pei-Ing Lee

IPC: H01L21/8242

CPC classification number: H01L29/66181 ,  G03F7/70633 ,  G03F9/7076 ,  G03F9/708 ,  G03F9/7084 ,  H01L23/544 ,  H01L27/1087 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A small-size (w

Abstract translation: 提出了与“k1工艺”结合的小尺寸（w <0.5微米）对准标记，其特别适用于制造需要高精度AA-DT和GC-DT重叠对准的沟槽电容器DRAM器件。 利用“k1工艺”来蚀刻散布在对准标记沟槽中的多晶硅，并刷新沟槽轮廓，从而提高覆盖对准精度和精度。

公开(公告)号：US07419882B2

公开(公告)日：2008-09-02

申请号：US11160683

申请日：2005-07-05

Applicant: Yuan-Hsun Wu ,  An-Hsiung Liu ,  Chiang-Lin Shih ,  Pei-Ing Lee ,  Hui-Min Mao ,  Lin-Chin Su

Inventor： Yuan-Hsun Wu ,  An-Hsiung Liu ,  Chiang-Lin Shih ,  Pei-Ing Lee ,  Hui-Min Mao ,  Lin-Chin Su

IPC: H01L21/20

CPC classification number: G03F9/7084 ,  G03F7/70633 ,  G03F9/708 ,  H01L23/544 ,  H01L27/1087 ,  H01L2223/54453 ,  H01L2924/0002 ,  Y10S438/975 ,  H01L2924/00

Abstract: A small-size (w

Abstract translation: 提出了与“k1工艺”结合的小尺寸（w <0.5微米）对准标记，其特别适用于需要高精度AA-DT对准的沟槽电容器DRAM器件的制造。 利用“k1工艺”来蚀刻散布在对准标记沟槽中的多晶硅，并且在AA图案转印之前刷新沟槽轮廓，从而提高晶片对准精度和精度。

公开(公告)号：US06153482A

公开(公告)日：2000-11-28

申请号：US174091

申请日：1998-10-16

Applicant: Lin-Chin Su ,  Tzu-Ching Tsai ,  Miin-Jiunn Jiang ,  Hung-Chang Liao ,  Jim Wang ,  Chung Min Lin

Inventor： Lin-Chin Su ,  Tzu-Ching Tsai ,  Miin-Jiunn Jiang ,  Hung-Chang Liao ,  Jim Wang ,  Chung Min Lin

IPC: H01L21/762 ,  H01L21/331 ,  H01L21/302 ,  H01L21/76

CPC classification number: H01L21/76205

Abstract: A method for fabricating LOCOS isolation having a planar surface. The method utilizes a polysilicon spacer to prevent bird beak. The method adds the steps of forming a polishing stop layer and removing said edge-protrusion portion of the local oxide by chemical mechanical polishing.

Abstract translation: 一种用于制造具有平坦表面的LOCOS隔离的方法。 该方法利用多晶硅间隔物来防止鸟嘴。 该方法通过化学机械抛光添加形成抛光停止层并去除局部氧化物的边缘突出部分的步骤。