公开(公告)号：US09280466B2

公开(公告)日：2016-03-08

申请号：US12555952

申请日：2009-09-09

申请人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda ,  Masaki Miyagawa ,  Hiroshi Nozue ,  Kazuhiro Kawagome

发明人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda ,  Masaki Miyagawa ,  Hiroshi Nozue ,  Kazuhiro Kawagome

IPC分类号： G06F12/08 ,  G06F12/02

CPC分类号： G06F12/0804 ,  G06F12/0246 ,  G06F12/08 ,  G06F12/0888 ,  G06F2212/1036 ,  G06F2212/2022 ,  G06F2212/205 ,  G06F2212/7201

摘要： A device according to an example of the invention comprises a section which accepts a write destination logical address and write target data from a processor, the write destination logical address indicating a write position to write the write target data into a composite memory which includes a first memory and a nonvolatile second memory, a section which determines a write destination physical address corresponding to the write destination logical address so that the number of times of access to the second memory is smaller than the number of times of access to the first memory, a section which stores, in a storage section, address conversion data associating the write destination logical address with the write destination physical address, and a section which writes the write target data into a position in the composite memory indicated by the write destination physical address.

摘要翻译： 根据本发明的示例的设备包括接收来自处理器的写入目的地逻辑地址和写入目标数据的部分，写入目的地逻辑地址指示写入位置以将写入目标数据写入复合存储器，该复合存储器包括第一 存储器和非易失性第二存储器，确定与写入目的地逻辑地址相对应的写目的物理地址的部分，使得对第二存储器的访问次数小于对第一存储器的访问次数， 在存储部中存储将写入目的地逻辑地址与写入目的地物理地址相关联的地址转换数据以及将写入目标数据写入由写入目的地物理地址指示的复合存储器中的位置的部分。

公开(公告)号：US08612692B2

公开(公告)日：2013-12-17

申请号：US13052203

申请日：2011-03-21

申请人： Kenta Yasufuku ,  Masaki Miyagawa ,  Goh Uemura ,  Tsutomu Owa ,  Tsutomu Unesaki ,  Atsushi Kunimatsu

发明人： Kenta Yasufuku ,  Masaki Miyagawa ,  Goh Uemura ,  Tsutomu Owa ,  Tsutomu Unesaki ,  Atsushi Kunimatsu

IPC分类号： G06F12/12

CPC分类号： G06F12/0893 ,  G06F12/0804 ,  G06F12/126 ,  G06F2212/2022

摘要： According to one embodiment, an information processing device includes a first determination section and a setting section. The first determination section determines inconsistency between first data and second data. The first data is stored in a nonvolatile semiconductor memory. The second data is corresponding to the first data and stored in a semiconductor memory. The setting section sets execution timing of write back based on access frequency information associated with the second data.

摘要翻译： 根据一个实施例，信息处理设备包括第一确定部分和设置部分。 第一确定部分确定第一数据与第二数据之间的不一致性。 第一数据存储在非易失性半导体存储器中。 第二数据对应于第一数据并存储在半导体存储器中。 设置部分基于与第二数据相关联的访问频率信息来设置回写的执行定时。

公开(公告)号：US20130198437A1

公开(公告)日：2013-08-01

申请号：US13560206

申请日：2012-07-27

申请人： Takashi OMIZO ,  Tsutomu OWA ,  Atsushi KUNIMATSU ,  Hiroto NAKAI ,  Masaki MIYAGAWA ,  Reina NISHINO ,  Hiroyuki SAKAMOTO

发明人： Takashi OMIZO ,  Tsutomu OWA ,  Atsushi KUNIMATSU ,  Hiroto NAKAI ,  Masaki MIYAGAWA ,  Reina NISHINO ,  Hiroyuki SAKAMOTO

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F12/0804 ,  G06F2212/202 ,  G06F2212/7202 ,  G06F2212/7203

摘要： In an embodiment, a device includes a first unit, a second unit, and a third unit. The first unit generates a write address representing a write position to sequentially store sequential data from a processor to a nonvolatile main memory. The second unit generates order information representing a degree of newness of write. The third unit writes sequentially writes the sequential data at the write address with the order information.

摘要翻译： 在一个实施例中，设备包括第一单元，第二单元和第三单元。 第一单元生成表示写入位置的写入地址，以将顺序数据从处理器存储到非易失性主存储器。 第二单元生成表示写入的新的程度的顺序信息。 第三单元顺序地将顺序数据写入写地址与订单信息。

公开(公告)号：US20110145486A1

公开(公告)日：2011-06-16

申请号：US12970145

申请日：2010-12-16

申请人： Tsutomu Owa ,  Masaki Miyagawa ,  Atsushi Kunimatsu ,  Mari Takada

发明人： Tsutomu Owa ,  Masaki Miyagawa ,  Atsushi Kunimatsu ,  Mari Takada

IPC分类号： G06F12/00

CPC分类号： G06F3/0616 ,  G06F3/0661 ,  G06F3/0679 ,  G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7204 ,  G06F2212/7211 ,  H03M7/6088

摘要： According to one embodiment, a device includes a determination unit, compression unit, selecting unit, write updating unit, writing unit. The determination unit determines whether to compress write data based on specific information. The specific information including at least one of the type, number of accesses, access frequency and importance level of the write data. The compression unit compresses the write data when determining to compress the write data. The selecting unit selects a write region for the write data in nonvolatile memory based on the specific information. The write updating unit updates the specific information. The writing unit writes compressed write data into the write region when determining to compress the write data. The writing unit writes uncompressed write data into the write region when not determining to compress the write data.

摘要翻译： 根据一个实施例，一种设备包括确定单元，压缩单元，选择单元，写入更新单元，写入单元。 确定单元基于特定信息确定是否压缩写入数据。 具体信息包括写入数据的类型，数量，访问频率和重要性水平中的至少一个。 当确定压缩写入数据时，压缩单元压缩写入数据。 选择单元基于特定信息来选择非易失性存储器中的写入数据的写入区域。 写入更新单元更新特定信息。 当确定压缩写入数据时，写入单元将压缩写入数据写入写入区域。 当不确定压缩写入数据时，写入单元将未压缩的写入数据写入写入区域。

公开(公告)号：US08880836B2

公开(公告)日：2014-11-04

申请号：US12970145

申请日：2010-12-16

申请人： Tsutomu Owa ,  Masaki Miyagawa ,  Atsushi Kunimatsu ,  Mari Takada

发明人： Tsutomu Owa ,  Masaki Miyagawa ,  Atsushi Kunimatsu ,  Mari Takada

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F3/0616 ,  G06F3/0661 ,  G06F3/0679 ,  G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7204 ,  G06F2212/7211 ,  H03M7/6088

摘要： According to one embodiment, a device includes a determination unit, compression unit, selecting unit, write updating unit, writing unit. The determination unit determines whether to compress write data based on specific information. The specific information including at least one of the type, number of accesses, access frequency and importance level of the write data. The compression unit compresses the write data when determining to compress the write data. The selecting unit selects a write region for the write data in nonvolatile memory based on the specific information. The write updating unit updates the specific information. The writing unit writes compressed write data into the write region when determining to compress the write data. The writing unit writes uncompressed write data into the write region when not determining to compress the write data.

摘要翻译： 根据一个实施例，一种设备包括确定单元，压缩单元，选择单元，写入更新单元，写入单元。 确定单元基于特定信息确定是否压缩写入数据。 具体信息包括写入数据的类型，数量，访问频率和重要性水平中的至少一个。 当确定压缩写入数据时，压缩单元压缩写入数据。 选择单元基于特定信息来选择非易失性存储器中的写入数据的写入区域。 写入更新单元更新特定信息。 当确定压缩写入数据时，写入单元将压缩写入数据写入写入区域。 当不确定压缩写入数据时，写入单元将未压缩的写入数据写入写入区域。

公开(公告)号：US20120030428A1

公开(公告)日：2012-02-02

申请号：US13052203

申请日：2011-03-21

申请人： Kenta YASUFUKU ,  Masaki MIYAGAWA ,  Goh UEMURA ,  Tsutomu OWA ,  Tsutomu UNESAKI ,  Atsushi KUNIMATSU

发明人： Kenta YASUFUKU ,  Masaki MIYAGAWA ,  Goh UEMURA ,  Tsutomu OWA ,  Tsutomu UNESAKI ,  Atsushi KUNIMATSU

IPC分类号： G06F12/08

CPC分类号： G06F12/0893 ,  G06F12/0804 ,  G06F12/126 ,  G06F2212/2022

摘要： According to one embodiment, an information processing device includes a first determination section and a setting section. The first determination section determines inconsistency between first data and second data. The first data is stored in a nonvolatile semiconductor memory. The second data is corresponding to the first data and stored in a semiconductor memory. The setting section sets execution timing of write back based on access frequency information associated with the second data.

摘要翻译： 根据一个实施例，信息处理设备包括第一确定部分和设置部分。 第一确定部分确定第一数据和第二数据之间的不一致性。 第一数据存储在非易失性半导体存储器中。 第二数据对应于第一数据并存储在半导体存储器中。 设置部分基于与第二数据相关联的访问频率信息来设置回写的执行定时。

公开(公告)号：US20120191900A1

公开(公告)日：2012-07-26

申请号：US13351582

申请日：2012-01-17

申请人： Atsushi KUNIMATSU ,  Masaki MIYAGAWA ,  Hiroshi NOZUE ,  Kazuhiro KAWAGOME ,  Hiroto NAKAI ,  Hiroyuki SAKAMOTO ,  Tsutomu OWA ,  Tsutomu UNESAKI ,  Reina NISHINO ,  Kenichi MAEDA ,  Mari TAKADA

发明人： Atsushi KUNIMATSU ,  Masaki MIYAGAWA ,  Hiroshi NOZUE ,  Kazuhiro KAWAGOME ,  Hiroto NAKAI ,  Hiroyuki SAKAMOTO ,  Tsutomu OWA ,  Tsutomu UNESAKI ,  Reina NISHINO ,  Kenichi MAEDA ,  Mari TAKADA

IPC分类号： G06F12/02

CPC分类号： G06F3/0604 ,  G06F3/061 ,  G06F3/0631 ,  G06F3/0638 ,  G06F3/0653 ,  G06F3/0679 ,  G06F12/0223 ,  G06F12/0246 ,  G06F12/06 ,  G06F2212/1016 ,  G06F2212/1036 ,  G06F2212/205 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7208

摘要： A memory management device of an example of the invention controls writing into and reading from a main memory including a nonvolatile semiconductor memory and a volatile semiconductor memory in response to a writing request and a reading request from a processor. The memory management device includes a coloring information storage unit that stores coloring information generated based on a data characteristic of write target data to be written into at least one of the nonvolatile semiconductor memory and the volatile semiconductor memory, and a writing management unit that references the coloring information to determines a region into which the write target data is written from the nonvolatile semiconductor memory and the volatile semiconductor memory.

摘要翻译： 本发明实施例的存储器管理装置响应于来自处理器的写入请求和读取请求，控制对包括非易失性半导体存储器和易失性半导体存储器的主存储器的写入和读取。 存储器管理装置包括着色信息存储单元，该着色信息存储单元存储基于要写入到非易失性半导体存储器和易失性半导体存储器中的至少一个的写入目标数据的数据特性而生成的着色信息;以及写入管理单元， 着色信息以确定从非易失性半导体存储器和易失性半导体存储器写入写目标数据的区域。

公开(公告)号：US20120030413A1

公开(公告)日：2012-02-02

申请号：US13050528

申请日：2011-03-17

申请人： Masaki Miyagawa ,  Atsushi Kunimatsu ,  Tsutomu Owa ,  Reina Nishino

发明人： Masaki Miyagawa ,  Atsushi Kunimatsu ,  Tsutomu Owa ,  Reina Nishino

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/205

摘要： According to one embodiment, a memory management device configured to manage a main memory including a nonvolatile semiconductor memory, the memory management device includes a sort module configured to sort, at a time of a data write operation in the nonvolatile semiconductor memory, data to write areas of the nonvolatile semiconductor memory, based on information of a frequency of write which is determined by a data attribute of the data, and a control module configured to write the sorted data in the nonvolatile semiconductor memory by an incremental-write type.

摘要翻译： 根据一个实施例，一种存储器管理装置，被配置为管理包括非易失性半导体存储器的主存储器，所述存储器管理装置包括分类模块，其被配置为在所述非易失性半导体存储器中的数据写入操作时对写入的数据进行排序 基于由数据的数据属性确定的写入频率的信息的非易失性半导体存储器的区域以及被配置为通过增量写入类型将排序数据写入非易失性半导体存储器的控制模块。

公开(公告)号：US20100064111A1

公开(公告)日：2010-03-11

申请号：US12555952

申请日：2009-09-09

申请人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda ,  Masaki Miyagawa ,  Hiroshi Nozue ,  Kazuhiro Kawagome

发明人： Atsushi Kunimatsu ,  Hiroto Nakai ,  Hiroyuki Sakamoto ,  Kenichi Maeda ,  Masaki Miyagawa ,  Hiroshi Nozue ,  Kazuhiro Kawagome

IPC分类号： G06F12/00 ,  G06F12/16 ,  G06F12/02

CPC分类号： G06F12/0804 ,  G06F12/0246 ,  G06F12/08 ,  G06F12/0888 ,  G06F2212/1036 ,  G06F2212/2022 ,  G06F2212/205 ,  G06F2212/7201

摘要： A device according to an example of the invention comprises a section which accepts a write destination logical address and write target data from a processor, the write destination logical address indicating a write position to write the write target data into a composite memory which includes a first memory and a nonvolatile second memory, a section which determines a write destination physical address corresponding to the write destination logical address so that the number of times of access to the second memory is smaller than the number of times of access to the first memory, a section which stores, in a storage section, address conversion data associating the write destination logical address with the write destination physical address, and a section which writes the write target data into a position in the composite memory indicated by the write destination physical address.

摘要翻译： 根据本发明的示例的设备包括接收来自处理器的写入目的地逻辑地址和写入目标数据的部分，写入目的地逻辑地址指示写入位置以将写入目标数据写入复合存储器，该复合存储器包括第一 存储器和非易失性第二存储器，确定与写入目的地逻辑地址相对应的写目的物理地址的部分，使得对第二存储器的访问次数小于对第一存储器的访问次数， 在存储部中存储将写入目的地逻辑地址与写入目的地物理地址相关联的地址转换数据以及将写入目标数据写入由写入目的地物理地址指示的复合存储器中的位置的部分。