公开(公告)号：US06423623B1

公开(公告)日：2002-07-23

申请号：US09141184

申请日：1998-08-27

申请人： Izak Bencuya ,  Maria Christina B. Estacio ,  Steven P. Sapp ,  Consuelo N. Tangpuz ,  Gilmore S. Baje ,  Rey D. Maligro

发明人： Izak Bencuya ,  Maria Christina B. Estacio ,  Steven P. Sapp ,  Consuelo N. Tangpuz ,  Gilmore S. Baje ,  Rey D. Maligro

IPC分类号： H01L2144

CPC分类号： H01L24/06 ,  H01L23/49562 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/0603 ,  H01L2224/16245 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48253 ,  H01L2224/48599 ,  H01L2224/48699 ,  H01L2224/49111 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10161 ,  H01L2924/10253 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A packaging technique that significantly reduces package resistance. According to the invention, lead frames external to the package are brought in direct contact to solder balls on the surface of the silicon die inside the package molding, eliminating resistive wire interconnections. The packaging technique of the present invention is particularly suitable for power transistors.

摘要翻译： 一种显着降低封装电阻的封装技术。 根据本发明，封装外部的引线框架与封装模制件内的硅芯片表面上的焊球直接接触，消除了电阻线互连。 本发明的封装技术特别适用于功率晶体管。