公开(公告)号：US08158309B2

公开(公告)日：2012-04-17

申请号：US12248046

申请日：2008-10-09

申请人： De-Jiun Li ,  Chun-Ming Huang ,  Yen-Ju Chen ,  Der-Chun Wu

发明人： De-Jiun Li ,  Chun-Ming Huang ,  Yen-Ju Chen ,  Der-Chun Wu

IPC分类号： G02B5/20 ,  G02F1/1335

CPC分类号： G02F1/133514 ,  G02F1/133707

摘要： A fabricating method of a color filter substrate includes following steps. First, a base is provided. A patterned color filter film layer having a plurality of recesses is then formed on the base. Next, a common electrode layer is formed on the patterned color filter film layer and the base. Here, the common electrode layer conforms to surfaces of the recesses. Thereafter, a plurality of shelters are formed on the common electrode layer and correspond to the recesses.

摘要翻译： 滤色器基板的制造方法包括以下步骤。 首先，提供基地。 然后在基底上形成具有多个凹部的图案化滤色膜层。 接下来，在图案化的滤色膜膜层和基底上形成公共电极层。 这里，公共电极层与凹部的表面一致。 此后，在公共电极层上形成多个遮蔽物并对应于凹部。

公开(公告)号：US20110031606A1

公开(公告)日：2011-02-10

申请号：US12852052

申请日：2010-08-06

申请人： Yen-Ju Chen ,  Che-Wei Hsu ,  Kan-Jung Chia

发明人： Yen-Ju Chen ,  Che-Wei Hsu ,  Kan-Jung Chia

IPC分类号： H01L23/48 ,  H01L23/08

CPC分类号： H05K1/185 ,  H01L23/3121 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/06 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/24227 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/3011 ,  H05K1/036 ,  H05K1/0366 ,  H05K3/4602 ,  H05K3/4605 ,  H05K3/4608 ,  H05K2201/10674

摘要： A packaging substrate includes: a core board having opposite first and second surfaces and a cavity penetrating therethrough; a semiconductor chip disposed in the cavity and having an active surface with electrode pads and an opposite inactive surface; a first reinforcing dielectric layer containing a reinforcing material disposed on the first surface and the active surface and filling the gap between the chip and the cavity; a second reinforcing dielectric layer containing a reinforcing material disposed on the second surface and the inactive surface and filling the gap between the chip and the cavity; and first and second wiring layers disposed on the first and second reinforcing dielectric layers respectively and the first wiring layer electrically connecting to the electrode pads. The first and second reinforcing dielectric layers enhance the support force of the entire structure to thereby prevent delamination of the wiring layers from the dielectric layers and increase product yield and reliability.

摘要翻译： 包装基板包括：具有相对的第一和第二表面的芯板和穿透其中的空腔; 半导体芯片，其设置在所述空腔中并具有具有电极焊盘和相对的无效表面的有源表面; 第一增强介质层，其包含设置在所述第一表面和所述有源表面上并且填充所述芯片和所述空腔之间的间隙的增强材料; 第二增强介质层，其包含设置在所述第二表面和所述非活性表面上并且填充所述芯片和所述空腔之间的间隙的增强材料; 以及分别设置在第一和第二增强电介质层上的第一和第二布线层，以及电连接到电极焊盘的第一布线层。 第一和第二增强介电层增强了整个结构的支撑力，从而防止了布线层与电介质层的分层，从而提高了产品的产量和可靠性。

公开(公告)号：US07870181B2

公开(公告)日：2011-01-11

申请号：US11748082

申请日：2007-05-14

申请人： Shu-Chung Yi ,  Zih-Yi Jhao ,  Yu-Jhih Ye ,  Yen-Ju Chen ,  Yi-Jie Lin ,  Chien-Hung Lin

发明人： Shu-Chung Yi ,  Zih-Yi Jhao ,  Yu-Jhih Ye ,  Yen-Ju Chen ,  Yi-Jie Lin ,  Chien-Hung Lin

IPC分类号： G06F7/485

CPC分类号： G09B19/025 ,  G09B1/32 ,  G09B3/00

摘要： A Chinese abacus adder is disclosed. The Chinese abacus adder includes a B/A (binary to abacus) circuit, a P/A (parallel addition) circuit and a T/B (thermometric to binary) circuit. The Chinese abacus adder has a multiple radix calculating structure, which could reduce power consumption of the system and lower the calculation delay time.

摘要翻译： 披露了一个中文的算盘加法器。 中文算盘加法器包括B / A（二进制到珠算）电路，P / A（并行加法）电路和T / B（温度对二进制）电路。 中国算盘加法器具有多基数计算结构，可以降低系统的功耗，降低计算延迟时间。

公开(公告)号：US20080118898A1

公开(公告)日：2008-05-22

申请号：US11748082

申请日：2007-05-14

申请人： SHU-CHUNG YI ,  ZIH-YI JHAO ,  YU-JHIH YE ,  YEN-JU CHEN ,  YI-JIE LIN ,  CHIEN-HUNG LIN

发明人： SHU-CHUNG YI ,  ZIH-YI JHAO ,  YU-JHIH YE ,  YEN-JU CHEN ,  YI-JIE LIN ,  CHIEN-HUNG LIN

IPC分类号： G09B5/00

CPC分类号： G09B19/025 ,  G09B1/32 ,  G09B3/00

摘要： A Chinese abacus adder is disclosed. The Chinese abacus adder includes a B/A (binary to abacus) circuit, a P/A (parallel addition) circuit and a T/B (thermometric to binary) circuit. The Chinese abacus adder has a multiple radix calculating structure, which could reduce power consumption of the system and lower the calculation delay time.

摘要翻译： 披露了一个中文的算盘加法器。 中文算盘加法器包括B / A（二进制到珠算）电路，P / A（并行加法）电路和T / B（温度对二进制）电路。 中国算盘加法器具有多基数计算结构，可以降低系统的功耗，降低计算延迟时间。

公开(公告)号：US20050043258A1

公开(公告)日：2005-02-24

申请号：US10811028

申请日：2004-03-25

申请人： Michael Bennett ,  Yen-Ju Chen

发明人： Michael Bennett ,  Yen-Ju Chen

IPC分类号： A61K38/18 ,  A61K38/20 ,  A61K38/21 ,  A61K38/44 ,  A61K38/45 ,  A61K48/00 ,  C12N20060101

CPC分类号： A61K48/005 ,  A61K38/1709 ,  A61K38/212 ,  A61K38/44 ,  A61K38/446 ,  A61K38/45 ,  C12Y111/01006 ,  C12Y111/01009 ,  C12Y115/01001 ,  C12Y203/02002 ,  A61K2300/00

摘要： The present invention provides methods for protecting or treating a tissue from a condition that elicits xerostomia or xerophthalmia.

摘要翻译： 本发明提供了用于保护或治疗组织免受口腔干燥症或干眼症的病症的方法。

公开(公告)号：US08004633B2

公开(公告)日：2011-08-23

申请号：US12248047

申请日：2008-10-09

申请人： De-Jiun Li ,  Chun-Ming Huang ,  Yen-Ju Chen ,  Der-Chun Wu

发明人： De-Jiun Li ,  Chun-Ming Huang ,  Yen-Ju Chen ,  Der-Chun Wu

IPC分类号： G02F1/1335

CPC分类号： G02F1/133514 ,  G02F1/133707

摘要： A color filter substrate including a base, a patterned color filter film layer, a common electrode layer and shelters is provided. The patterned color filter film layer is disposed on the base. Here, the patterned color filter film layer has recesses. Additionally, the patterned color filter film layer and the base are covered by the common electrode layer conforming to surfaces of the recesses. Moreover, the recesses and the common electrode layer are covered by the shelters.

摘要翻译： 提供了包括基底，图案化滤色膜膜层，公共电极层和遮蔽物的滤色器基板。 图案化的滤色器膜层设置在基底上。 这里，图案化的滤色器膜层具有凹部。 此外，图案化的滤色器膜层和基底被符合凹部表面的公共电极层覆盖。 此外，凹部和公共电极层被遮蔽物覆盖。

公开(公告)号：US07544581B2

公开(公告)日：2009-06-09

申请号：US12073091

申请日：2008-02-29

申请人： De-Jiun Li ,  Yen-Ju Chen ,  Yi-Cheng Tsai ,  Der-Chun Wu ,  Yui-Chen Liu ,  Kuo-Ching Chou ,  Hui-Chuan Lu

发明人： De-Jiun Li ,  Yen-Ju Chen ,  Yi-Cheng Tsai ,  Der-Chun Wu ,  Yui-Chen Liu ,  Kuo-Ching Chou ,  Hui-Chuan Lu

IPC分类号： H01L21/76

CPC分类号： G02F1/133707 ,  G02F1/133512 ,  G02F1/133514 ,  G02F2001/133519

摘要： A method for manufacturing a display substrate is disclosed, which includes the following steps: providing a substrate; forming a plurality of bumps on an active area of the substrate and at least one marking pattern on a non-active area of the substrate; and staining the marking pattern or filling a material having low transmittance ratio into the marking pattern. The present invention further discloses a method for making a display substrate, including the steps: providing a substrate; forming a shadow layer on a non-active area of the substrate; forming a plurality of bumps on an active area of the substrate and at least one marking pattern on the shadow layer of the non-active area on the substrate; and removing a part of the shadow layer not covered by the marking pattern.

摘要翻译： 公开了一种制造显示基板的方法，其包括以下步骤：提供基板; 在所述基板的有效区域上形成多个凸起，以及在所述基板的非有源区域上形成至少一个标记图案; 并将标记图案染色或将具有低透光率的材料填充到标记图案中。 本发明还公开了一种制造显示基板的方法，包括以下步骤：提供基板; 在所述基板的非有源区域上形成阴影层; 在所述基板的有效区域上形成多个凸起，以及在所述基板上的所述非有源区域的所述阴影层上的至少一个标记图案; 并且去除未被标记图案覆盖的阴影层的一部分。

公开(公告)号：US20090104546A1

公开(公告)日：2009-04-23

申请号：US12248046

申请日：2008-10-09

申请人： De-Jiun Li ,  Chun-Ming Huang ,  Yen-Ju Chen ,  Der-Chun Wu

发明人： De-Jiun Li ,  Chun-Ming Huang ,  Yen-Ju Chen ,  Der-Chun Wu

IPC分类号： G03F1/14

CPC分类号： G02F1/133514 ,  G02F1/133707

摘要： A fabricating method of a color filter substrate includes following steps. First, a base is provided. A patterned color filter film layer having a plurality of recesses is then formed on the base. Next, a common electrode layer is formed on the patterned color filter film layer and the base. Here, the common electrode layer conforms to surfaces of the recesses. Thereafter, a plurality of shelters are formed on the common electrode layer and correspond to the recesses.

摘要翻译： 滤色器基板的制造方法包括以下步骤。 首先，提供基地。 然后在基底上形成具有多个凹部的图案化滤色膜层。 接下来，在图案化的滤色膜膜层和基底上形成公共电极层。 这里，公共电极层与凹部的表面一致。 此后，在公共电极层上形成多个遮蔽物并对应于凹部。

公开(公告)号：US20090011567A1

公开(公告)日：2009-01-08

申请号：US12073091

申请日：2008-02-29

申请人： De-Jiun Li ,  Yen-Ju Chen ,  Yi-Cheng Tsai ,  Der-Chun Wu ,  Yui-Chen Liu ,  Kuo-Ching Chou ,  Hui-Chuan Lu

发明人： De-Jiun Li ,  Yen-Ju Chen ,  Yi-Cheng Tsai ,  Der-Chun Wu ,  Yui-Chen Liu ,  Kuo-Ching Chou ,  Hui-Chuan Lu

IPC分类号： H01L21/76

CPC分类号： G02F1/133707 ,  G02F1/133512 ,  G02F1/133514 ,  G02F2001/133519

摘要： A method for manufacturing a display substrate is disclosed, which includes the following steps: providing a substrate; forming a plurality of bumps on an active area of the substrate and at least one marking pattern on a non-active area of the substrate; and staining the marking pattern or filling a material having low transmittance ratio into the marking pattern. The present invention further discloses a method for making a display substrate, including the steps: providing a substrate; forming a shadow layer on a non-active area of the substrate; forming a plurality of bumps on an active area of the substrate and at least one marking pattern on the shadow layer of the non-active area on the substrate; and removing a part of the shadow layer not covered by the marking pattern.

公开(公告)号：US20130026658A1

公开(公告)日：2013-01-31

申请号：US13193911

申请日：2011-07-29

申请人： Yen-Ju CHEN

发明人： Yen-Ju CHEN

IPC分类号： H01L23/49 ,  H01L21/56

CPC分类号： H01L23/3192 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/02311 ,  H01L2224/02379 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0391 ,  H01L2224/04042 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05567 ,  H01L2224/05644 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/48482 ,  H01L2224/48644 ,  H01L2224/48844 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/00015 ,  H01L2224/05599

摘要： Primarily disclosed is a wafer-level chip-scale-package (WLCSP) for wire-bonding connection. A first encapsulating layer is formed over a passivation layer of a chip. An RDL (redistribution wiring layer) is formed on the first encapsulating layer. A plurality of wire-bonding pads are stacked on the wiring terminals of the RDL on the first encapsulating layer. Each wire-bonding pad has a top surface and a sidewall. A surface plated layer completely covers the top surfaces of the wire-bonding pads. A second encapsulating layer is formed over the first encapsulating layer to encapsulate the RDL and the sidewalls of the wire-bonding pads. The openings of the second encapsulating layer are smaller than the top surfaces of the corresponding wire-bonding pads to partially encapsulate the surface plated layer. Accordingly, it can resolve the issue of die crack when wire-bonding on thinned chips.

摘要翻译： 主要公开的是用于引线接合连接的晶片级芯片级封装（WLCSP）。 在芯片的钝化层上形成第一封装层。 在第一封装层上形成RDL（再分配布线层）。 多个引线接合焊盘堆叠在第一封装层上的RDL的布线端子上。 每个引线接合垫具有顶表面和侧壁。 表面镀层完全覆盖导线焊盘的顶面。 在第一封装层上形成第二封装层以封装RDL和引线接合焊盘的侧壁。 第二封装层的开口小于相应引线接合焊盘的顶表面以部分地封装表面镀层。 因此，在薄片化芯片上进行引线接合时，可以解决模具裂纹的问题。