公开(公告)号：US20080072019A1

公开(公告)日：2008-03-20

申请号：US11523930

申请日：2006-09-19

申请人： Avinash Sodani ,  Ranjani Iyer ,  Sean Mirkes ,  Sebastien Hily ,  David Koufaty ,  Stephan Jourdan ,  Zhongying Zhang

发明人： Avinash Sodani ,  Ranjani Iyer ,  Sean Mirkes ,  Sebastien Hily ,  David Koufaty ,  Stephan Jourdan ,  Zhongying Zhang

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3885

摘要： A technique to filter bogus instructions from a processor pipeline. At least one embodiment of the invention detects a bogus event, removes only instructions from the processor corresponding to the bogus event without affecting instructions not corresponding to the bogus event.

摘要翻译： 一种从处理器管道中过滤虚假指令的技术。 本发明的至少一个实施例检测虚假事件，仅移除来自与假冒事件对应的处理器的指令，而不影响不对应于虚假事件的指令。

公开(公告)号：US20080059753A1

公开(公告)日：2008-03-06

申请号：US11512819

申请日：2006-08-30

申请人： Sebastien Hily ,  Zhongying Zhang ,  Ranjani Iyer ,  Stephan Jourdan ,  Per Hammarlund

发明人： Sebastien Hily ,  Zhongying Zhang ,  Ranjani Iyer ,  Stephan Jourdan ,  Per Hammarlund

IPC分类号： G06F12/00

CPC分类号： G06F12/10 ,  G06F9/30043 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3857

摘要： Methods and apparatus to redispatch an operation for execution in a processor are described. In one embodiment, a virtual address corresponding to a store instruction may be reselected for translation into a physical address in response to remaining unselected during a previous selection process. Other embodiments are also described.

摘要翻译： 描述用于重新分配在处理器中执行的操作的方法和装置。 在一个实施例中，对应于存储指令的虚拟地址可以被重新选择用于响应于在先前的选择过程期间未被选择而被翻译成物理地址。 还描述了其它实施例。

公开(公告)号：US20070157006A1

公开(公告)日：2007-07-05

申请号：US11322768

申请日：2005-12-30

申请人： Stephan Jourdan ,  Avinash Sodani ,  Alexandre Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark Davis

发明人： Stephan Jourdan ,  Avinash Sodani ,  Alexandre Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark Davis

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/3828 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3885 ,  G06F9/3891

摘要： Microarchitecture policies and structures partition execution resource clusters. In disclosed microarchitecture embodiments, micro-operations representing a sequential instruction ordering are partitioned into a two sets. To one set of micro-operations execution resources are allocated from a cluster of execution resources that can perform memory access operations but not branching operations. To the other set of micro-operations execution resources are allocated from a cluster of execution resources that can perform branching operations but not memory access operations. The first and second sets of micro-operations may be executed out of sequential order but are retired to represent their sequential instruction ordering.

摘要翻译： 微架构策略和结构分区执行资源集群。 在公开的微架构实施例中，表示顺序指令排序的微操作被划分成两组。 对于一组微操作执行资源从可执行存储器访问操作而不是分支操作的执行资源集群分配。 对另一组微操作执行资源从可执行分支操作而不是存储器访问操作的执行资源集群分配。 第一组和第二组微操作可以按顺序执行，但是退休以表示其顺序指令排序。

公开(公告)号：US20050149702A1

公开(公告)日：2005-07-07

申请号：US10745700

申请日：2003-12-29

申请人： Sebastien Hily ,  Per Hammarlund ,  Avinash Sodani

发明人： Sebastien Hily ,  Per Hammarlund ,  Avinash Sodani

IPC分类号： G06F9/00 ,  G06F9/312 ,  G06F9/318 ,  G06F9/38

CPC分类号： G06F9/3842 ,  G06F9/30043 ,  G06F9/3017 ,  G06F9/384 ,  G06F9/3861

摘要： Embodiments of the present invention provide a method, apparatus and system for memory renaming. In one embodiment, a decode unit may decode a load instruction. If the load instruction is predicted to be memory renamed, the load instruction may have a predicted store identifier associated with the load instruction. The decode unit may transform the load instruction that is predicted to be memory renamed into a data move instruction and a load check instruction. The data move instruction may read data from the cache based on the predicted store identifier and load check instruction may compare an identifier associated with an identified source store with the predicted store identifier. A retirement unit may retire the load instruction if the predicted store identifier matches an identifier associated with the identified source store. In another embodiment of the present invention, the processor may re-execute the load instruction without memory renaming if the predicted store identifier does not match the identifier associated with the identified source store.

摘要翻译： 本发明的实施例提供了一种用于存储器重命名的方法，装置和系统。 在一个实施例中，解码单元可以解码加载指令。 如果加载指令被预测为存储器重新命名，则加载指令可以具有与加载指令相关联的预测存储标识符。 解码单元可以将预测为被重命名的存储器的加载指令变换为数据移动指令和加载检查指令。 数据移动指令可以基于预测的存储标识符从高速缓存读取数据，并且加载检查指令可以将与所识别的源存储器相关联的标识符与预测的存储标识符进行比较。 如果预测的商店标识符与与所标识的源商店相关联的标识符匹配，则退休单元可以退出加载指令。 在本发明的另一个实施例中，如果预测的存储标识符与与所识别的源存储器相关联的标识符不匹配，则处理器可以重新执行加载指令而不进行存储器重命名。

公开(公告)号：US20100169582A1

公开(公告)日：2010-07-01

申请号：US12317801

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

IPC分类号： G06F12/08 ,  G06F12/00 ,  G06F9/46

CPC分类号： G06F12/0842 ,  G06F12/0817

摘要： In one embodiment, the present invention includes a method for providing a cache block in an exclusive state to a first cache and providing the same cache block in the exclusive state to a second cache when cores accessing the two caches are executing redundant threads. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于向第一高速缓存提供处于独占状态的高速缓存块的方法，并且当访问两个高速缓存的核心正在执行冗余线程时，以独占状态将相同的高速缓存块提供给第二高速缓存。 描述和要求保护其他实施例。

公开(公告)号：US09081688B2

公开(公告)日：2015-07-14

申请号：US12317801

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

IPC分类号： G06F12/08

CPC分类号： G06F12/0842 ,  G06F12/0817

摘要： In one embodiment, the present invention includes a method for providing a cache block in an exclusive state to a first cache and providing the same cache block in the exclusive state to a second cache when cores accessing the two caches are executing redundant threads. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于向第一高速缓存提供处于独占状态的高速缓存块的方法，并且当访问两个高速缓存的核心正在执行冗余线程时，以独占状态将相同的高速缓存块提供给第二高速缓存。 描述和要求保护其他实施例。

公开(公告)号：US08793689B2

公开(公告)日：2014-07-29

申请号：US12797361

申请日：2010-06-09

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

IPC分类号： G06F9/46 ,  G06F15/00 ,  G06F7/38 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/52 ,  G06F9/3851 ,  G06F11/1497 ,  G06F12/1027

摘要： A redundant multithreading processor is presented. In one embodiment, the processor performs execution of a thread and its duplicate thread in parallel and determines, when in a redundant multithreading mode, whether or not to synchronize an operation of the thread and an operation of the duplicate thread.

摘要翻译： 介绍了冗余多线程处理器。 在一个实施例中，处理器并行执行线程及其重复线程，并且在冗余多线程模式中确定是否同步线程的操作和复制线程的操作。

公开(公告)号：US07475225B2

公开(公告)日：2009-01-06

申请号：US11322768

申请日：2005-12-30

申请人： Stephan J. Jourdan ,  Avinash Sodani ,  Alexandre J. Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark C. Davis

发明人： Stephan J. Jourdan ,  Avinash Sodani ,  Alexandre J. Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark C. Davis

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/3828 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3885 ,  G06F9/3891

摘要： Microarchitecture policies and structures partition execution resource clusters. In disclosed microarchitecture embodiments, micro-operations representing a sequential instruction ordering are partitioned into a two sets. To one set of micro-operations execution resources are allocated from a cluster of execution resources that can perform memory access operations but not branching operations. To the other set of micro-operations execution resources are allocated from a cluster of execution resources that can perform branching operations but not memory access operations. The first and second sets of micro-operations may be executed out of sequential order but are retired to represent their sequential instruction ordering.

摘要翻译： 微架构策略和结构分区执行资源集群。 在公开的微架构实施例中，表示顺序指令排序的微操作被划分成两组。 对于一组微操作执行资源从可执行存储器访问操作而不是分支操作的执行资源集群分配。 对另一组微操作执行资源从可执行分支操作而不是存储器访问操作的执行资源集群分配。 第一组和第二组微操作可以按顺序执行，但是退休以表示其顺序指令排序。

公开(公告)号：US09594648B2

公开(公告)日：2017-03-14

申请号：US12317802

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

IPC分类号： G06F9/38 ,  G06F11/16 ,  G06F9/30

CPC分类号： G06F11/1683 ,  G06F9/30189 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3891 ,  G06F11/1641 ,  G06F11/1658

摘要： In one embodiment, the present invention includes a method for controlling redundant execution such that if an exceptional event occurs, the redundant execution is stopped, non-redundant execution is performed in one of the threads until the exceptional event has been-resolved, after which a state of the threads is synchronized, and redundant execution is continued. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于控制冗余执行的方法，使得如果出现异常事件，则停止冗余执行，在其中一个线程中执行非冗余执行，直到异常事件被解析为止 线程的状态被同步，并且继续冗余执行。 描述和要求保护其他实施例。

公开(公告)号：US20110307894A1

公开(公告)日：2011-12-15

申请号：US12797361

申请日：2010-06-09

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

IPC分类号： G06F9/46 ,  G06F12/08 ,  G06F12/00

CPC分类号： G06F9/52 ,  G06F9/3851 ,  G06F11/1497 ,  G06F12/1027

摘要： A redundant multithreading processor is presented. In one embodiment, the processor performs execution of a thread and its duplicate thread in parallel and determines, when in a redundant multithreading mode, whether or not to synchronize an operation of the thread and an operation of the duplicate thread.

摘要翻译： 介绍了冗余多线程处理器。 在一个实施例中，处理器并行执行线程及其重复线程，并且在冗余多线程模式中确定是否同步线程的操作和复制线程的操作。