公开(公告)号：US20070075348A1

公开(公告)日：2007-04-05

申请号：US11239244

申请日：2005-09-30

申请人： Byron Williams ,  Maxwell Lippitt ,  Darius Crenshaw ,  Laurinda Ng ,  Betty Mercer ,  Scott Montgomery ,  C. Thompson

发明人： Byron Williams ,  Maxwell Lippitt ,  Darius Crenshaw ,  Laurinda Ng ,  Betty Mercer ,  Scott Montgomery ,  C. Thompson

IPC分类号： H01L29/94 ,  H01L21/8242

CPC分类号： H01L27/0805 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

摘要： In accordance with the invention, there are methods for making and there is an integrated circuit comprising a semiconductor substrate comprising device elements and a metallization layer interconnecting the device elements and having an uppermost layer. The integrated circuit can also include a protective overcoat formed over the metallization layer, the protective overcoat having a plurality of patterned regions that expose portions of the metallization layer, a first conductive layer formed on the protective overcoat, and a dielectric layer formed over the first conductive layer. The integrated circuit can further include a second conductive layer formed over the dielectric layer and a plurality of sidewall spacers contacting end portions of the first conductive layer.

摘要翻译： 根据本发明，存在制造方法，并且存在包括半导体衬底的集成电路，该半导体衬底包括器件元件和互连器件元件并具有最上层的金属化层。 集成电路还可以包括形成在金属化层上的保护外涂层，保护外涂层具有暴露金属化层的部分的多个图案化区域，形成在保护外涂层上的第一导电层，以及形成在第一 导电层。 集成电路还可以包括形成在电介质层上的第二导电层和与第一导电层的端部接触的多个侧壁间隔件。

公开(公告)号：US20060024899A1

公开(公告)日：2006-02-02

申请号：US10909648

申请日：2004-07-31

申请人： Darius Crenshaw ,  Byron Williams ,  Alwin Tsao ,  Hisashi Shichijo ,  Satyavolu Papa Rao ,  Kenneth Brennan ,  Steven Lytle

发明人： Darius Crenshaw ,  Byron Williams ,  Alwin Tsao ,  Hisashi Shichijo ,  Satyavolu Papa Rao ,  Kenneth Brennan ,  Steven Lytle

IPC分类号： H01L21/8242 ,  H01L21/20

CPC分类号： H01L23/5223 ,  H01L21/76834 ,  H01L28/57 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method (10) of forming a MIM (metal insulator metal) capacitor is disclosed whereby adverse affects associated with copper diffusion are mitigated even as the capacitor is scaled down. A sidewall spacer (156) is formed against an edge (137) of a layer of bottom electrode/copper diffusion barrier material (136), an edge (151) of a layer of capacitor dielectric material (150) and at least some of an edge (153) of a layer of top electrode material. The sidewall spacer (156) is dielectric or non-conductive and mitigates “shorting” currents that can develop between the plates as a result of copper diffusion. Bottom electrode diffusion barrier material (136) mitigates copper diffusion and/or copper drift, thereby reducing the likelihood of premature device failure.

摘要翻译： 公开了形成MIM（金属绝缘金属）电容器的方法（10），其中即使电容器按比例缩小，也减轻了与铜扩散相关的不利影响。 侧壁间隔物（156）抵靠着底部电极/铜扩散阻挡材料层（136）的边缘（137），电容器介电材料层（150）的边缘（151）和至少一些 边缘（153）的顶层电极材料层。 侧壁间隔物（156）是电介质或非导电的，并且减轻由于铜扩散而在板之间产生的“短路”电流。 底部电极扩散阻挡材料（136）减轻了铜扩散和/或铜漂移，从而降低了设备过早失效的可能性。

公开(公告)号：US06525396B2

公开(公告)日：2003-02-25

申请号：US09836519

申请日：2001-04-17

申请人： Jose L. Melendez ,  Byron Williams ,  Yu-Pei Chen ,  Darius Crenshaw

发明人： Jose L. Melendez ,  Byron Williams ,  Yu-Pei Chen ,  Darius Crenshaw

IPC分类号： H01L2900

CPC分类号： H01H59/0009 ,  H01G5/16 ,  H01G5/40

摘要： The present invention provides an apparatus and method of selecting a unique combination of materials and dimensions for fabrication of a micro-electromechanical switch for improved RF switch performance. An electrode material is selected which exhibits a resistivity resulting in improved insertion loss for a predetermined switching speed, a dielectric material is selected which exhibits a permittivity resulting in improved isolation, and an airgap thickness is selected resulting in a pull-down voltage approximately equal to a supply voltage of the micro-electromechanical switch in which the isolation and predetermined switching speed are also functions of the airgap thickness.

公开(公告)号：US06171898B2

公开(公告)日：2001-01-09

申请号：US09212031

申请日：1998-12-15

申请人： Darius Crenshaw ,  Scott Summerfelt

发明人： Darius Crenshaw ,  Scott Summerfelt

IPC分类号： H01L218242

CPC分类号： H01L27/10852 ,  H01L27/10814 ,  H01L28/55 ,  H01L28/75

摘要： A capacitor structure and method. The capacitor (12) comprises a HDC dielectric (40) and upper (44) and lower electrodes. The lower electrode comprises polysilicon(31-32), a diffusion barrier (34) on the polysilicon and an oxygen stable material (36) on the diffusion barrier (34). The oxygen stable material (36) is formed by first forming a disposable dielectric layer (50) patterned and etched to expose the area where the storage node is desired and then depositing the oxygen stable material (36). The oxygen stable material (36) is then either etched back or CMP processed using the disposable dielectric layer (50) as an endpoint. The disposable dielectric layer (50) is then removed. The HDC dielectric (40) is then formed adjacent the oxygen stable material (36).

摘要翻译： 电容器结构和方法。 电容器（12）包括HDC电介质（40）和上部（44）和下部电极。 下电极包括多晶硅（31-32），多晶硅上的扩散阻挡层（34）和扩散阻挡层（34）上的氧稳定材料（36）。 氧稳定材料（36）通过首先形成图案化和蚀刻的一次性介电层（50）来形成，以暴露存储节点所需的区域，然后沉积氧稳定材料（36）。 然后使用一次性介电层（50）作为终点，将氧稳定材料（36）进行回蚀刻或CMP处理。 然后去除一次性介电层（50）。 然后，HDC电介质（40）邻近氧稳定材料（36）形成。

公开(公告)号：US05998225A

公开(公告)日：1999-12-07

申请号：US212041

申请日：1998-12-15

申请人： Darius Crenshaw ,  Scott Summerfelt

发明人： Darius Crenshaw ,  Scott Summerfelt

IPC分类号： H01L21/02 ,  H01L21/8242 ,  H01G7/06

CPC分类号： H01L27/10852 ,  H01L28/55 ,  H01L28/56

摘要： A capacitor structure and method. The capacitor (12) comprises a HDC dielectric (40) and upper (44) and lower electrodes. The lower electrode comprises polysilicon(31-32), a diffusion barrier (34) on the polysilicon and an oxygen stable material (36) on the diffusion barrier (34). The diffusion barrier (34) is deposited followed by the deposition of a temporary dielectric layer (50). The temporary dielectric layer (50) is then patterned and etched to expose the area where the storage node is desired. Next, the oxygen stable material (36) is deposited. The oxygen stable material (36) is then either etched back or CMP processed using the temporary dielectric layer (50) as an endpoint. The temporary dielectric layer (50) is then removed along with the exposed portions of diffusion barrier (34). The HDC dielectric (40) is then formed adjacent the oxygen stable material (36).

摘要翻译： 电容器结构和方法。 电容器（12）包括HDC电介质（40）和上部（44）和下部电极。 下电极包括多晶硅（31-32），多晶硅上的扩散阻挡层（34）和扩散阻挡层（34）上的氧稳定材料（36）。 沉积扩散阻挡层（34），随后沉积临时介电层（50）。 然后对临时介电层（50）进行图案化和蚀刻以暴露存储节点所期望的区域。 接下来，沉积氧稳定材料（36）。 然后使用临时介电层（50）作为端点对氧稳定材料（36）进行回蚀刻或CMP处理。 然后将临时介电层（50）与扩散屏障（34）的暴露部分一起去除。 然后，HDC电介质（40）邻近氧稳定材料（36）形成。

公开(公告)号：US20070080426A1

公开(公告)日：2007-04-12

申请号：US11246249

申请日：2005-10-11

申请人： Phillip Matz ,  Sameer Ajmera ,  Darius Crenshaw

发明人： Phillip Matz ,  Sameer Ajmera ,  Darius Crenshaw

IPC分类号： H01L29/00

CPC分类号： H01L28/40 ,  H01L23/5223 ,  H01L28/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： MIMCAP semiconductor devices and methods for fabrication MIMCAP semiconductor devices that include a grown capacitor dielectric are provided. Exemplary MIMCAP semiconductor devices can include a bottom electrode, a grown capacitor dielectric on the bottom electrode, and a top electrode on the capacitor dielectric. The grown layer can have a k-value greater than 1 and can be formed of, for example, an oxide or nitride that is chemically or thermally grown from the bottom electrode.

摘要翻译： 提供MIMCAP半导体器件和用于制造包括生长电容器电介质的MIMCAP半导体器件的方法。 示例性MIMCAP半导体器件可以包括底部电极，底部电极上生长的电容器电介质和电容器电介质上的顶部电极。 生长层可以具有大于1的k值，并且可以由例如从底部电极化学或热生长的氧化物或氮化物形成。

公开(公告)号：US06180446B2

公开(公告)日：2001-01-30

申请号：US09211911

申请日：1998-12-15

申请人： Darius Crenshaw ,  Scott Summerfelt

发明人： Darius Crenshaw ,  Scott Summerfelt

IPC分类号： H01L218242

CPC分类号： H01L21/76897 ,  H01L21/76895 ,  H01L27/10852 ,  H01L27/10888 ,  H01L28/55 ,  H01L28/60 ,  H01L28/75

摘要： A capacitor structure and method. The capacitor (12) comprises a HDC dielectric (40) and upper (44) and lower electrodes. The lower electrode comprises a capacitor via (19), diffusion barrier (34) and an oxygen stable material (36). The diffusion barrier (34) is formed over the capacitor via (19) and bitline via (17). The bitline structure (20) is then formed. Next, a multi-level dielectric (80,84) is formed and storage node areas (70)are etched through the multi-level dielectric leaving dielectric sidewalls (66) on the bitline structure (20). The oxygen stable material (36) is then formed in the storage node area (70). Portions of the multi-level dielectric layer (84) over the bitline structure (20) are removed. The HDC dielectric (40) is then formed adjacent the oxygen stable material (36).

摘要翻译： 电容器结构和方法。 电容器（12）包括HDC电介质（40）和上部（44）和下部电极。 下电极包括电容器通孔（19），扩散阻挡层（34）和氧稳定材料（36）。 扩散势垒（34）通过（19）和位线通孔（17）形成在电容器上。 然后形成位线结构（20）。 接下来，形成多级电介质（80,84），并且通过多层电介质蚀刻存储节点区域（70），留下位线结构（20）上的电介质侧壁（66）。 然后在存储节点区域（70）中形成氧稳定材料（36）。 去除位线结构（20）上的多级介质层（84）的部分。 然后，HDC电介质（40）邻近氧稳定材料（36）形成。

公开(公告)号：US20060160299A1

公开(公告)日：2006-07-20

申请号：US11037530

申请日：2005-01-18

申请人： Satyavolu Rao ,  Darius Crenshaw ,  Stephan Grunow ,  Kenneth Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip Matz ,  Sameer Ajmera ,  Yuri Solomentsev

发明人： Satyavolu Rao ,  Darius Crenshaw ,  Stephan Grunow ,  Kenneth Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip Matz ,  Sameer Ajmera ,  Yuri Solomentsev

IPC分类号： H01L21/8242

CPC分类号： H01L21/76834 ,  H01L21/288 ,  H01L21/76816 ,  H01L21/76849 ,  H01L23/5223 ,  H01L28/20 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

摘要： The formation of a MIM (metal insulator metal) capacitor (164) and concurrent formation of a resistor (166) is disclosed. A copper diffusion barrier (124) is formed over a copper deposition (110) that serves as a bottom electrode (170) of the capacitor (164). The copper diffusion barrier (124) mitigates unwanted diffusion of copper from the copper deposition (110), and is formed via electro-less deposition such that little to none of the barrier material is deposited at locations other than over a top surface (125) of the deposition of copper/bottom electrode. Subsequently, layers of dielectric (150) and conductive (152) materials are applied to form a dielectric (172) and top electrode (174) of the MIM capacitor (164), respectively, where the layer of conductive top electrode material (152) also functions to concurrently develop the resistor (166) on the same chip as the capacitor (164).

摘要翻译： 公开了MIM（金属绝缘金属）电容器（164）的形成和电阻器（166）的同时形成。 在用作电容器（164）的底部电极（170）的铜沉积（110）上形成铜扩散阻挡层（124）。 铜扩散阻挡层（124）减轻了铜从铜沉积物（110）的不期望的扩散，并且通过无电沉积形成，使得在除了顶部表面（125）之外的位置处几乎不会沉积阻挡材料， 的铜/底电极的沉积。 随后，分别施加介电层（150）和导电（152）材料层以形成MIM电容器（164）的电介质（172）和顶电极（174），其中导电顶电极材料层（152） 还用于同时开发与电容器（164）相同的芯片上的电阻器（166）。

公开(公告)号：US20060024902A1

公开(公告)日：2006-02-02

申请号：US10903712

申请日：2004-07-30

申请人： Sameer Ajmera ,  Darius Crenshaw ,  Stephan Grunow ,  Satyavolu Papa Rao ,  Phillip Matz

发明人： Sameer Ajmera ,  Darius Crenshaw ,  Stephan Grunow ,  Satyavolu Papa Rao ,  Phillip Matz

IPC分类号： H01L21/20

CPC分类号： H01L28/75

摘要： A method (10) of forming a MIM (metal insulator metal) capacitor is disclosed whereby adverse affects associated with copper diffusion are mitigated even as the capacitor is scaled down. A layer of bottom electrode/copper diffusion barrier material (136) is formed (16) within an aperture (128) wherein the capacitor (100) is to be defined. The bottom electrode layer (136) is formed via a directional process so that a horizontal aspect (138) of the layer (136) is formed over a metal (110) at a bottom of the aperture (128) to a thickness (142) that is greater than a thickness (144) of a sidewall aspect (148) of the layer (136) formed upon sidewalls (132) of the aperture (128). Accordingly, the thinner sidewall aspects (148) are removed during an etching act (18) while some of the thicker horizontal aspect (138) remains. A layer of capacitor dielectric material (150) is then conformally formed (20) into the aperture 128 and over the horizontal aspect (138). A layer of top electrode material (152) is then conformally formed (22) over the layer of capacitor dielectric material (150) to complete the capacitor stack (154).

摘要翻译： 公开了形成MIM（金属绝缘金属）电容器的方法（10），其中即使电容器按比例缩小，也减轻了与铜扩散相关的不利影响。 一层底部电极/铜扩散阻挡材料（136）在其中限定电容器（100）的孔（128）内形成（16）。 底部电极层（136）通过定向工艺形成，使得层（136）的水平方面（138）形成在孔（128）底部的金属（110）上至厚度（142） 大于形成在孔（128）的侧壁（132）上的层（136）的侧壁方面（148）的厚度（144）。 因此，在蚀刻行为（18）期间移除较薄的侧壁方面（148），而较厚的水平方面（138）中的一些保留。 然后将一层电容器电介质材料（150）保形地形成（20）到孔128中并且在水平方面（138）上。 然后在电容器介电材料（150）的层上共形形成（22）顶层电极材料层（152）以完成电容器堆叠（154）。

公开(公告)号：US06184074B2

公开(公告)日：2001-02-06

申请号：US09211663

申请日：1998-12-15

申请人： Darius Crenshaw ,  Scott Summerfelt

发明人： Darius Crenshaw ,  Scott Summerfelt

IPC分类号： H01L218234

CPC分类号： H01L28/75 ,  H01L21/28568 ,  H01L27/10814 ,  H01L27/10852 ,  H01L28/40 ,  H01L28/60

摘要： The capacitor (12) comprises a HDC dielectric (40) and upper (44) and lower (32-36) electrodes. The lower electrode comprises a polysilicon base (32), a diffusion barrier (34) on the sidewalls of the polysilicon base (32) and an oxygen stable material (36) on the sidewalls adjacent the diffusion barrier (34) and separated from the polysilicon base (32) sidewalls by the diffusion barrier (34). The oxygen stable material (36) is formed on the sidewalls by a deposition and either etchback or CMP process rather than by a patterned etch. The HDC dielectric (40) is then formed adjacent the oxygen stable material (36).

摘要翻译： 电容器（12）包括HDC电介质（40）和上电极（44）和下电极（32-36）。 下电极包括多晶硅基底（32），在多晶硅基底（32）的侧壁上的扩散阻挡层（34）和邻近扩散阻挡层（34）的侧壁上的氧稳定材料（36）并与多晶硅 基底（32）侧壁通过扩散阻挡层（34）。 氧稳定材料（36）通过沉积和回蚀或CMP工艺而不是通过图案化蚀刻形成在侧壁上。 然后，HDC电介质（40）邻近氧稳定材料（36）形成。