公开(公告)号：US20070080426A1

公开(公告)日：2007-04-12

申请号：US11246249

申请日：2005-10-11

申请人： Phillip Matz ,  Sameer Ajmera ,  Darius Crenshaw

发明人： Phillip Matz ,  Sameer Ajmera ,  Darius Crenshaw

IPC分类号： H01L29/00

CPC分类号： H01L28/40 ,  H01L23/5223 ,  H01L28/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： MIMCAP semiconductor devices and methods for fabrication MIMCAP semiconductor devices that include a grown capacitor dielectric are provided. Exemplary MIMCAP semiconductor devices can include a bottom electrode, a grown capacitor dielectric on the bottom electrode, and a top electrode on the capacitor dielectric. The grown layer can have a k-value greater than 1 and can be formed of, for example, an oxide or nitride that is chemically or thermally grown from the bottom electrode.

摘要翻译： 提供MIMCAP半导体器件和用于制造包括生长电容器电介质的MIMCAP半导体器件的方法。 示例性MIMCAP半导体器件可以包括底部电极，底部电极上生长的电容器电介质和电容器电介质上的顶部电极。 生长层可以具有大于1的k值，并且可以由例如从底部电极化学或热生长的氧化物或氮化物形成。

公开(公告)号：US20050241672A1

公开(公告)日：2005-11-03

申请号：US10917772

申请日：2004-08-13

申请人： Phillip Matz ,  Sameer Ajmera ,  Ju-Ai Ruan ,  Jinyoung Kim ,  Zhijian Lu ,  Laura Matz

发明人： Phillip Matz ,  Sameer Ajmera ,  Ju-Ai Ruan ,  Jinyoung Kim ,  Zhijian Lu ,  Laura Matz

IPC分类号： B08B6/00 ,  B08B7/00 ,  H01L21/02 ,  H01L21/3105

CPC分类号： H01L21/3105 ,  B08B7/0021 ,  H01L21/02101

摘要： A method comprises extracting impurities from one or more materials in a semiconductor device via treatment with a supercritical fluid (SCF). The SCF may comprise a solvent and one or more co-solvents. Solvents may comprise 1-hexanol, 1-propanol, 2-propanol, acetone, ammonia, argon, carbon dioxide, chlorotrifluoromethane, cyclohexane, dichlorodifluoromethane, ethane, ethyl alcohol, ethylene, methane, methanol, n-butane, n-hexane, nitrous oxide, n-pentane, propane, propylene, toluene, trichlorofluoromethane, trichloromethane, water, or combinations thereof.

摘要翻译： 一种方法包括通过用超临界流体（SCF）处理从半导体器件中的一种或多种材料中提取杂质。 SCF可以包含溶剂和一种或多种共溶剂。 溶剂可以包括1-己醇，1-丙醇，2-丙醇，丙酮，氨，氩气，二氧化碳，三氟甲烷，环己烷，二氯二氟甲烷，乙烷，乙醇，乙烯，甲烷，甲醇，正丁烷，正己烷，亚硝酸 氧化物，正戊烷，丙烷，丙烯，甲苯，三氯氟甲烷，三氯甲烷，水或其组合。

公开(公告)号：US20050233586A1

公开(公告)日：2005-10-20

申请号：US10901708

申请日：2004-07-27

申请人： Phillip Matz ,  Sameer Ajmera ,  Changming Jin ,  Trace Hurd

发明人： Phillip Matz ,  Sameer Ajmera ,  Changming Jin ,  Trace Hurd

IPC分类号： H01L21/306 ,  H01L21/3105 ,  H01L21/311 ,  H01L21/44 ,  H01L21/768

CPC分类号： H01L21/02063 ,  H01L21/02052 ,  H01L21/3105 ,  H01L21/31058 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/7682

摘要： A trench and via structure is formed in a low k dielectric layer (100) formed over a silicon substrate (10). Super critical CO2 and a first silylization agent are used to form a chemically bonded high density surface layer (160). Silanol species are removed from the low k dielectric layer (100) using super critical CO2 and a second silylization agent. A barrier layer (190) and copper (200) are used to fill the trench and via structure.

摘要翻译： 在形成在硅衬底（10）上的低k电介质层（100）中形成沟槽和通孔结构。 超临界CO 2和第一甲硅烷基化剂用于形成化学键合的高密度表面层（160）。 使用超临界CO 2和第二甲硅烷化剂从低k电介质层（100）除去硅烷醇物质。 阻挡层（190）和铜（200）用于填充沟槽和通孔结构。

公开(公告)号：US20050101125A1

公开(公告)日：2005-05-12

申请号：US10702949

申请日：2003-11-06

申请人： Patricia Smith ,  Phillip Matz

发明人： Patricia Smith ,  Phillip Matz

IPC分类号： G03F7/42 ,  H01L21/306 ,  H01L21/311 ,  H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/76802 ,  G03F7/427 ,  H01L21/02052 ,  H01L21/31116 ,  H01L21/31133 ,  H01L21/31138

摘要： A method (100) of fabricating an electronic device (200) formed on a semiconductor wafer. The method forms a layer (215) of a first material in a fixed position relative to the wafer. The first material has a dielectric constant less than 3.6. The method also forms a photoresist layer in (216) a fixed position relative to the layer of the first material. The method also forms at least one void (220) through the layer of the first material in response to the photoresist layer. Further, the method subjects (106) the semiconductor wafer to a plasma which incorporates a gas which includes hydrogen so as to remove the photoresist layer.

摘要翻译： 一种制造形成在半导体晶片上的电子器件（200）的方法（100）。 该方法形成相对于晶片处于固定位置的第一材料层（215）。 第一种材料的介电常数小于3.6。 该方法还在（216）中形成相对于第一材料的层的固定位置的光致抗蚀剂层。 该方法还响应于光致抗蚀剂层形成穿过第一材料层的至少一个空隙（220）。 此外，方法将半导体晶片（106）将等离子体（106）包括包含氢的气体以除去光致抗蚀剂层。

公开(公告)号：US20070184666A1

公开(公告)日：2007-08-09

申请号：US11349864

申请日：2006-02-08

申请人： Patricia Smith ,  Heungsoo Park ,  Laura Matz ,  Vinay Shah ,  Phillip Matz

发明人： Patricia Smith ,  Heungsoo Park ,  Laura Matz ,  Vinay Shah ,  Phillip Matz

IPC分类号： H01L21/302 ,  H01L21/31

CPC分类号： H01L21/02063 ,  H01L21/76814

摘要： The present invention provides a method for removing residue from a cavity during the formation of an interconnect structure, a method for manufacturing an interconnect structure using the same, and a method for manufacturing an integrated circuit using the same. The method for removing residue from a cavity during the formation of an interconnect structure, among other steps, may include subjecting residue (410) having an embedded metal therein located within a cavity (310) in a dielectric layer (240) and over at least a portion of a conductive feature (220) to a short duration oxidation process so as to oxidize a substantial portion of the embedded metal, and removing the residue (410) containing the oxidized embedded metal using an etch process.

摘要翻译： 本发明提供了在形成互连结构期间从空腔中除去残留物的方法，使用该互连结构的互连结构的制造方法以及使用该互连结构的集成电路的制造方法。 在互连结构形成期间除去空腔中的残留物的方法以及其它步骤可包括将位于介电层（240）内的位于空腔（310）内的嵌入金属的残余物（410）至少 导电特征（220）的一部分延伸至短时间氧化过程，以便氧化大部分嵌入金属，以及使用蚀刻工艺去除含有氧化的嵌入金属的残余物（410）。

公开(公告)号：US20070102821A1

公开(公告)日：2007-05-10

申请号：US11614094

申请日：2006-12-21

申请人： Satyavolu Papa Rao ,  Stephan Grunow ,  Phillip Matz

发明人： Satyavolu Papa Rao ,  Stephan Grunow ,  Phillip Matz

IPC分类号： H01L23/52

CPC分类号： H01L23/5329 ,  H01L21/7682 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/76852 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

摘要： An embodiment of the invention is a method of manufacturing an integrated circuit. The method includes forming a capping layer of a back end structure (step 706), drilling an extraction line from the capping layer to an inter-metal dielectric layer (step 708), performing a supercritical fluid process to remove portions of the inter-metal dielectric layer that are coupled to the extraction line (step 710): thereby forming a denuded dielectric region. Another embodiment of the invention is an integrated circuit 2 having a back-end structure 5 coupled to a front-end structure 4. The back-end structure 5 having a first metal level 22. The first metal level 22 having metal interconnects 15 and an inter-metal dielectric layer 19. The back-end structure 5 further containing an extraction line 24 and a denuded dielectric region 25 coupled to the extraction line 24.

摘要翻译： 本发明的实施例是一种制造集成电路的方法。 该方法包括形成后端结构的覆盖层（步骤706），将覆盖层从提覆层钻到金属间介电层（步骤708），执行超临界流体处理以去除金属间的部分 电介质层，其与所述提取线耦合（步骤710）：由此形成裸露的电介质区域。 本发明的另一实施例是具有耦合到前端结构4的后端结构5的集成电路2。 后端结构5具有第一金属层22。 第一金属层22具有金属互连15和金属间介电层19。 后端结构5还包含抽出线24和耦合到提取线24的裸露介质区25。

公开(公告)号：US20050167841A1

公开(公告)日：2005-08-04

申请号：US10902243

申请日：2004-07-28

申请人： Satyavolu Papa Rao ,  Stephan Grunow ,  Phillip Matz

发明人： Satyavolu Papa Rao ,  Stephan Grunow ,  Phillip Matz

IPC分类号： H01L21/302 ,  H01L21/311 ,  H01L21/461 ,  H01L21/4763 ,  H01L21/768 ,  H01L23/48 ,  H01L23/52 ,  H01L23/522 ,  H01L23/532 ,  H01L29/40

CPC分类号： H01L23/5329 ,  H01L21/31116 ,  H01L21/7682 ,  H01L21/76838 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

摘要： An embodiment of the invention is a method of manufacturing an integrated circuit. The method includes forming a capping layer of a back end structure (step 706), drilling an extraction line from the capping layer to an inter-metal dielectric layer (step 708), performing a supercritical fluid process to remove portions of the inter-metal dielectric layer that are coupled to the extraction line (step 710): thereby forming a denuded dielectric region. Another embodiment of the invention is an integrated circuit 2 having a back-end structure 5 coupled to a front-end structure 4. The back-end structure 5 having a first metal level 22. The first metal level 22 having metal interconnects 15 and an inter-metal dielectric layer 19. The back-end structure 5 further containing an extraction line 24 and a denuded dielectric region 25 coupled to the extraction line 24.

摘要翻译： 本发明的实施例是一种制造集成电路的方法。 该方法包括形成后端结构的覆盖层（步骤706），将覆盖层从提覆层钻到金属间介电层（步骤708），执行超临界流体处理以去除金属间的部分 电介质层，其与所述提取线耦合（步骤710）：由此形成裸露的电介质区域。 本发明的另一实施例是具有耦合到前端结构4的后端结构5的集成电路2.具有第一金属层22的后端结构5.具有金属互连15的第一金属级22和 金属间介电层19.后端结构5还包含抽出线24和耦合到提取线24的裸露介质区25。

公开(公告)号：US20060160299A1

公开(公告)日：2006-07-20

申请号：US11037530

申请日：2005-01-18

申请人： Satyavolu Rao ,  Darius Crenshaw ,  Stephan Grunow ,  Kenneth Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip Matz ,  Sameer Ajmera ,  Yuri Solomentsev

发明人： Satyavolu Rao ,  Darius Crenshaw ,  Stephan Grunow ,  Kenneth Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip Matz ,  Sameer Ajmera ,  Yuri Solomentsev

IPC分类号： H01L21/8242

CPC分类号： H01L21/76834 ,  H01L21/288 ,  H01L21/76816 ,  H01L21/76849 ,  H01L23/5223 ,  H01L28/20 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

摘要： The formation of a MIM (metal insulator metal) capacitor (164) and concurrent formation of a resistor (166) is disclosed. A copper diffusion barrier (124) is formed over a copper deposition (110) that serves as a bottom electrode (170) of the capacitor (164). The copper diffusion barrier (124) mitigates unwanted diffusion of copper from the copper deposition (110), and is formed via electro-less deposition such that little to none of the barrier material is deposited at locations other than over a top surface (125) of the deposition of copper/bottom electrode. Subsequently, layers of dielectric (150) and conductive (152) materials are applied to form a dielectric (172) and top electrode (174) of the MIM capacitor (164), respectively, where the layer of conductive top electrode material (152) also functions to concurrently develop the resistor (166) on the same chip as the capacitor (164).

摘要翻译： 公开了MIM（金属绝缘金属）电容器（164）的形成和电阻器（166）的同时形成。 在用作电容器（164）的底部电极（170）的铜沉积（110）上形成铜扩散阻挡层（124）。 铜扩散阻挡层（124）减轻了铜从铜沉积物（110）的不期望的扩散，并且通过无电沉积形成，使得在除了顶部表面（125）之外的位置处几乎不会沉积阻挡材料， 的铜/底电极的沉积。 随后，分别施加介电层（150）和导电（152）材料层以形成MIM电容器（164）的电介质（172）和顶电极（174），其中导电顶电极材料层（152） 还用于同时开发与电容器（164）相同的芯片上的电阻器（166）。

公开(公告)号：US20060024902A1

公开(公告)日：2006-02-02

申请号：US10903712

申请日：2004-07-30

申请人： Sameer Ajmera ,  Darius Crenshaw ,  Stephan Grunow ,  Satyavolu Papa Rao ,  Phillip Matz

发明人： Sameer Ajmera ,  Darius Crenshaw ,  Stephan Grunow ,  Satyavolu Papa Rao ,  Phillip Matz

IPC分类号： H01L21/20

CPC分类号： H01L28/75

摘要： A method (10) of forming a MIM (metal insulator metal) capacitor is disclosed whereby adverse affects associated with copper diffusion are mitigated even as the capacitor is scaled down. A layer of bottom electrode/copper diffusion barrier material (136) is formed (16) within an aperture (128) wherein the capacitor (100) is to be defined. The bottom electrode layer (136) is formed via a directional process so that a horizontal aspect (138) of the layer (136) is formed over a metal (110) at a bottom of the aperture (128) to a thickness (142) that is greater than a thickness (144) of a sidewall aspect (148) of the layer (136) formed upon sidewalls (132) of the aperture (128). Accordingly, the thinner sidewall aspects (148) are removed during an etching act (18) while some of the thicker horizontal aspect (138) remains. A layer of capacitor dielectric material (150) is then conformally formed (20) into the aperture 128 and over the horizontal aspect (138). A layer of top electrode material (152) is then conformally formed (22) over the layer of capacitor dielectric material (150) to complete the capacitor stack (154).

摘要翻译： 公开了形成MIM（金属绝缘金属）电容器的方法（10），其中即使电容器按比例缩小，也减轻了与铜扩散相关的不利影响。 一层底部电极/铜扩散阻挡材料（136）在其中限定电容器（100）的孔（128）内形成（16）。 底部电极层（136）通过定向工艺形成，使得层（136）的水平方面（138）形成在孔（128）底部的金属（110）上至厚度（142） 大于形成在孔（128）的侧壁（132）上的层（136）的侧壁方面（148）的厚度（144）。 因此，在蚀刻行为（18）期间移除较薄的侧壁方面（148），而较厚的水平方面（138）中的一些保留。 然后将一层电容器电介质材料（150）保形地形成（20）到孔128中并且在水平方面（138）上。 然后在电容器介电材料（150）的层上共形形成（22）顶层电极材料层（152）以完成电容器堆叠（154）。