公开(公告)号：US5851874A

公开(公告)日：1998-12-22

申请号：US762837

申请日：1996-12-10

申请人： Chan-Jen Kuo ,  Fu-Liang Yang

发明人： Chan-Jen Kuo ,  Fu-Liang Yang

IPC分类号： H01L21/3105 ,  H01L21/316 ,  H01L21/768 ,  H01L21/8242

CPC分类号： H01L21/02164 ,  H01L21/02129 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/31053 ,  H01L21/31612 ,  H01L21/76819

摘要： A planarzation process is crucial for submicron VLSI or ULSI fabrication, The method of the present invention comprises forming a stacked capacitor contact on a substrate, forming a first dielectric layer on the capacitor contact. Next an etching process is performed to etchback the first dielectric layer. Finally, a second dielectric layer is formed on the first dielectric layer. A thermal reflowing may be also used to increase the planarization.

摘要翻译： 平面化工艺对亚微米VLSI或ULSI制造至关重要。本发明的方法包括在衬底上形成层叠的电容器接触，在电容器触点上形成第一介电层。 接下来，进行蚀刻工艺以回蚀第一介电层。 最后，在第一电介质层上形成第二电介质层。 也可以使用热回流来增加平坦化。

公开(公告)号：US06191019B1

公开(公告)日：2001-02-20

申请号：US09229231

申请日：1999-01-12

申请人： Chih-Cherng Liao ,  Jiunn-Liang Yu ,  Chan-Jen Kuo ,  Chi-San Wu ,  Yun-Chi Jiang

发明人： Chih-Cherng Liao ,  Jiunn-Liang Yu ,  Chan-Jen Kuo ,  Chi-San Wu ,  Yun-Chi Jiang

IPC分类号： H01L213205

CPC分类号： H01L21/28061

摘要： A method for preventing void formation in a gate of a transistor formed in a substrate is disclosed. The method comprises: forming a gate oxide layer on the substrate; forming a polysilicon layer on the gate oxide layer; performing an ion implantation on the polysilicon layer, the ion implantation performed with a power approximately 30 KeV and a dosage about more than 1015 atoms/cm2; and forming a silicide layer on the polysilicon layer.

摘要翻译： 公开了一种用于防止形成在衬底中的晶体管的栅极中形成空穴的方法。 该方法包括：在衬底上形成栅氧化层; 在栅氧化层上形成多晶硅层; 在多晶硅层上进行离子注入，以大约30keV的功率和大于1015个原子/ cm2的剂量进行离子注入; 以及在所述多晶硅层上形成硅化物层。