公开(公告)号：US20070087583A1

公开(公告)日：2007-04-19

申请号：US11612276

申请日：2006-12-18

申请人： CHRISTOPHER OLSEN ,  Faran Nouri ,  Thai Chua

发明人： CHRISTOPHER OLSEN ,  Faran Nouri ,  Thai Chua

IPC分类号： H01L21/31

CPC分类号： H01L21/0214 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/3144 ,  H01L29/51 ,  H01L29/518

摘要： A SiOxNy gate dielectric and a method for forming a SiOxNy gate dielectric by heating a structure comprising a silicon oxide film on a silicon substrate in an atmosphere comprising NH3 and then exposing the structure to a plasma comprising a nitrogen source are provided. In one aspect, the structure is annealed after it is exposed to a plasma comprising a nitrogen source. In another aspect, a SiOxNy gate dielectric is formed in an integrated processing system by heating a structure comprising a silicon oxide film on a silicon substrate in an atmosphere comprising NH3 in one chamber of the integrated processing system and then exposing the structure to a plasma comprising a nitrogen source in another chamber of the integrated processing system.

摘要翻译： 一种SiO 2 / N 2 O 3栅极电介质和通过加热形成SiO 2 / N 2 O 3栅极电介质的方法 提供包括在包含NH 3的气氛中的硅衬底上的氧化硅膜的结构，然后将结构暴露于包含氮源的等离子体。 在一个方面，该结构在暴露于包含氮源的等离子体之后退火。 在另一方面，通过在包含NH的气氛中在硅衬底上加热包括氧化硅膜的结构，在一体化处理系统中形成SiO 2 / N 2 O 3栅极电介质 在集成处理系统的一个室中，然后将该结构暴露于包括在该集成处理系统的另一个室中的氮源的等离子体。

公开(公告)号：US20050130448A1

公开(公告)日：2005-06-16

申请号：US10736061

申请日：2003-12-15

申请人： Christopher Olsen ,  Faran Nouri ,  Thai Chua

发明人： Christopher Olsen ,  Faran Nouri ,  Thai Chua

IPC分类号： H01L21/28 ,  H01L21/314 ,  H01L29/51 ,  B28B5/00 ,  H01L23/58 ,  H01L21/31 ,  H01L21/469

CPC分类号： H01L21/0214 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/3144 ,  H01L29/51 ,  H01L29/518

摘要： A SiOxNy gate dielectric and a method for forming a SiOxNy gate dielectric by heating a structure comprising a silicon oxide film on a silicon substrate in an atmosphere comprising NH3 and then exposing the structure to a plasma comprising a nitrogen source are provided. In one aspect, the structure is annealed after it is exposed to a plasma comprising a nitrogen source. In another aspect, a SiOxNy gate dielectric is formed in an integrated processing system by heating a structure comprising a silicon oxide film on a silicon substrate in an atmosphere comprising NH3 in one chamber of the integrated processing system and then exposing the structure to a plasma comprising a nitrogen source in another chamber of the integrated processing system.

摘要翻译： 一种SiO 2 / N 2 O 3栅极电介质和通过加热形成SiO 2 / N 2 O 3栅极电介质的方法 提供包括在包含NH 3的气氛中的硅衬底上的氧化硅膜的结构，然后将结构暴露于包含氮源的等离子体。 在一个方面，该结构在暴露于包含氮源的等离子体之后退火。 在另一方面，通过在包含NH的气氛中在硅衬底上加热包括氧化硅膜的结构，在一体化处理系统中形成SiO 2 / N 2 O 3栅极电介质 在集成处理系统的一个室中，然后将该结构暴露于包括在该集成处理系统的另一个室中的氮源的等离子体。

公开(公告)号：US07569502B2

公开(公告)日：2009-08-04

申请号：US11612276

申请日：2006-12-18

申请人： Christopher Olsen ,  Faran Nouri ,  Thai Cheng Chua

发明人： Christopher Olsen ,  Faran Nouri ,  Thai Cheng Chua

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/0214 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/3144 ,  H01L29/51 ,  H01L29/518

摘要： A SiOxNy gate dielectric and a method for forming a SiOxNy gate dielectric by heating a structure comprising a silicon oxide film on a silicon substrate in an atmosphere comprising NH3 and then exposing the structure to a plasma comprising a nitrogen source are provided. In one aspect, the structure is annealed after it is exposed to a plasma comprising a nitrogen source. In another aspect, a SiOxNy gate dielectric is formed in an integrated processing system by heating a structure comprising a silicon oxide film on a silicon substrate in an atmosphere comprising NH3 in one chamber of the integrated processing system and then exposing the structure to a plasma comprising a nitrogen source in another chamber of the integrated processing system.

摘要翻译： 提供一种SiO x N y栅极电介质和通过在包含NH 3的气氛中在硅衬底上加热包含氧化硅膜的结构，然后将该结构暴露于包含氮源的等离子体来形成SiO x N y栅极电介质的方法。 在一个方面，该结构在暴露于包含氮源的等离子体之后退火。 在另一方面，通过在集成处理系统的一个室中在包含NH 3的气氛中在硅衬底上加热包含氧化硅膜的结构，然后将该结构暴露于等离子体中，形成SiO x N y栅极电介质，所述等离子体包括 在一体化处理系统的另一个室中的氮源。

公开(公告)号：US08330225B2

公开(公告)日：2012-12-11

申请号：US13190957

申请日：2011-07-26

申请人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Yonah Cho

发明人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Yonah Cho

IPC分类号： H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/7848 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/165 ,  H01L29/66636

摘要： NMOS transistors having controlled channel strain and junction resistance and methods for the fabrication of same are provided herein. In some embodiments, an NMOS transistor may include a transistor stack comprising a gate dielectric and a gate electrode formed atop a p-type silicon region; and a source/drain region disposed on both sides of the transistor stack and defining a channel region therebetween and beneath the transistor stack, the source drain region including a first silicon layer having a lattice adjusting element and one or more second silicon layers having a lattice adjusting element and an n-type dopant disposed atop the first silicon layer.

摘要翻译： 具有受控的通道应变和结电阻的NMOS晶体管及其制造方法在此提供。 在一些实施例中，NMOS晶体管可以包括晶体管堆叠，其包括在p型硅区域上形成的栅极电介质和栅电极; 以及源极/漏极区域，其设置在晶体管堆叠的两侧并且在晶体管堆叠之间和之下限定沟道区域，源极漏极区域包括具有晶格调节元件的第一硅层和具有晶格堆叠的一个或多个第二硅层 调整元件和设置在第一硅层顶上的n型掺杂剂。

公开(公告)号：US06274445B1

公开(公告)日：2001-08-14

申请号：US09243739

申请日：1999-02-03

申请人： Faran Nouri

发明人： Faran Nouri

IPC分类号： H01L21336

CPC分类号： H01L29/41783 ,  H01L21/2652 ,  H01L29/665 ,  H01L29/66545

摘要： An ion implanting process allows for shallow source and drain junctions of the transistor. According to one example embodiment, a BARC layer is formed over a gate, and a poly-crystalline or amorphous silicon shield is deposited over the source and drain regions, then the BARC and silicon are chemically mechanically polished. The poly-crystalline or amorphous silicon shield absorbs the initial impact the dopant species of ion implantation and reduces the incidence of irreversible source/drain crystal damage caused by the process. After the ion implantation, the species implanted in the poly or amorphous silicon is diffused into the source/drain regions by annealing. An additional siliciding of the poly or amorphous silicon covering the source and drain minimizes the need for deeper source/drain junctions and hence improves short-channel properties.

摘要翻译： 离子注入工艺允许晶体管的浅源极和漏极结。 根据一个示例实施例，在栅极上形成BARC层，并且多晶硅或非晶硅屏蔽层沉积在源区和漏区上，则BARC和硅经化学机械抛光。 多晶硅或非晶硅屏蔽吸收离子注入的掺杂物质的初始影响，并减少由该过程引起的不可逆源/漏晶体损伤的发生。 离子注入后，通过退火将注入在多晶硅或非晶硅中的物质扩散到源/漏区。 覆盖源极和漏极的多晶硅或非晶硅的另外的硅化将对更深的源极/漏极结的需要最小化，从而改善了短沟道特性。

公开(公告)号：US08105908B2

公开(公告)日：2012-01-31

申请号：US11165282

申请日：2005-06-23

申请人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Lori Washington

发明人： Sunderraj Thirupapuliyur ,  Faran Nouri ,  Lori Washington

IPC分类号： H01L21/336

CPC分类号： H01L29/7843 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/7848

摘要： Methods are provided for manufacturing transistors and altering the stress in the channel region of a single transistor. One or more parameters that are effect stress in the channel region are altered for a single transistor to increase or decrease the channel stress in PMOS and NMOS transistors.

摘要翻译： 提供了用于制造晶体管并改变单个晶体管的沟道区域中的应力的方法。 对于单个晶体管，在沟道区域中影响应力的一个或多个参数被改变以增加或减小PMOS和NMOS晶体管中的沟道应力。

公开(公告)号：US07968413B2

公开(公告)日：2011-06-28

申请号：US12176274

申请日：2008-07-18

申请人： Faran Nouri ,  Lori D. Washington ,  Victor Moroz

发明人： Faran Nouri ,  Lori D. Washington ,  Victor Moroz

IPC分类号： H01L21/336

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7848

摘要： Methods are provided for depositing materials in forming semiconductor devices on a substrate, such as metal oxide transistors. In one embodiment, the invention generally provides a method of processing a substrate including forming a gate dielectric on a substrate having a first conductivity, forming a gate electrode on the gate dielectric, forming a first pair of sidewall spacers along laterally opposite sidewalls of the gate electrode, etching a pair of source/drain region definitions on opposite sides of the electrode, depositing a silicon-germanium material selectively in the source/drain region definitions, and implanting a dopant in the deposited silicon-germanium material to form a source/drain region having a second conductivity.

摘要翻译： 提供了用于在诸如金属氧化物晶体管的衬底上形成半导体器件中沉积材料的方法。 在一个实施例中，本发明通常提供一种处理衬底的方法，包括在具有第一导电性的衬底上形成栅极电介质，在栅极电介质上形成栅电极，在栅极的横向相对的侧壁上形成第一对侧壁间隔物 在电极的相对侧蚀刻一对源/漏区定义，在源/漏区定义中选择性地沉积硅 - 锗材料，以及在沉积的硅 - 锗材料中注入掺杂剂以形成源极/漏极 区域具有第二导电性。

公开(公告)号：US20070298575A1

公开(公告)日：2007-12-27

申请号：US11426135

申请日：2006-06-23

申请人： Faran Nouri ,  Eun-Ha Kim ,  Sunderraj Thirupapuliyur ,  Vijay Parihar

发明人： Faran Nouri ,  Eun-Ha Kim ,  Sunderraj Thirupapuliyur ,  Vijay Parihar

IPC分类号： H01L21/336

CPC分类号： H01L29/665 ,  H01L21/26513 ,  H01L21/268 ,  H01L21/823814 ,  H01L21/823835 ,  H01L29/6659 ,  H01L29/7833

摘要： Methods for reducing contact resistance in semiconductor devices are provided in the present invention. In one embodiment, the method includes providing a substrate having semiconductor device formed thereon, wherein the device has source and drain regions and a gate structure formed therein, performing a silicidation process on the substrate by a thermal annealing process, and performing a laser anneal process on the substrate. In another embodiment, the method includes providing a substrate having implanted dopants, performing a silicidation process on the substrate by a thermal annealing process, and activating the dopants by a laser anneal process.

摘要翻译： 在本发明中提供了用于降低半导体器件中的接触电阻的方法。 在一个实施例中，该方法包括提供其上形成有半导体器件的衬底，其中器件具有形成于其中的源极和漏极区域以及栅极结构，通过热退火工艺在衬底上进行硅化处理，并且执行激光退火工艺 在基板上。 在另一个实施方案中，该方法包括提供具有注入的掺杂剂的衬底，通过热退火工艺在衬底上进行硅化处理，以及通过激光退火工艺激活掺杂剂。

公开(公告)号：US20050287752A1

公开(公告)日：2005-12-29

申请号：US11123588

申请日：2005-05-06

申请人： Faran Nouri ,  Lori Washington ,  Victor Moroz

发明人： Faran Nouri ,  Lori Washington ,  Victor Moroz

IPC分类号： H01L21/336 ,  H01L29/165

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7848

摘要： Methods are provided for depositing materials in forming semiconductor devices on a substrate, such as metal oxide transistors. In one embodiment, the invention generally provides a method of processing a substrate including forming a gate dielectric on a substrate having a first conductivity, forming a gate electrode on the gate dielectric, forming a first pair of sidewall spacers along laterally opposite sidewalls of the gate electrode, etching a pair of source/drain region definitions on opposite sides of the electrode, depositing a silicon-germanium material selectively in the source/drain region definitions, and implanting a dopant in the deposited silicon-germanium material to form a source/drain region having a second conductivity.

摘要翻译： 提供了用于在诸如金属氧化物晶体管的衬底上形成半导体器件中沉积材料的方法。 在一个实施例中，本发明通常提供一种处理衬底的方法，包括在具有第一导电性的衬底上形成栅极电介质，在栅极电介质上形成栅电极，在栅极的横向相对的侧壁上形成第一对侧壁间隔物 在电极的相对侧蚀刻一对源/漏区定义，在源/漏区定义中选择性地沉积硅 - 锗材料，以及在沉积的硅 - 锗材料中注入掺杂剂以形成源极/漏极 区域具有第二导电性。

公开(公告)号：US07833869B2

公开(公告)日：2010-11-16

申请号：US12181942

申请日：2008-07-29

申请人： Faran Nouri ,  Lori D. Washington ,  Victor Moroz

发明人： Faran Nouri ,  Lori D. Washington ,  Victor Moroz

IPC分类号： H01L21/336

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7848

摘要： Methods are provided for depositing materials in forming semiconductor devices on a substrate, such as metal oxide transistors. In one embodiment, the invention generally provides a method of processing a substrate including forming a gate dielectric on a substrate having a first conductivity, forming a gate electrode on the gate dielectric, forming a first pair of sidewall spacers along laterally opposite sidewalls of the gate electrode, etching a pair of source/drain region definitions on opposite sides of the electrode, depositing a silicon carbide material selectively in the source/drain region definitions, and implanting a dopant in the deposited silicon carbide material to form a source/drain region having a second conductivity.

摘要翻译： 提供了用于在诸如金属氧化物晶体管的衬底上形成半导体器件中沉积材料的方法。 在一个实施例中，本发明通常提供一种处理衬底的方法，包括在具有第一导电性的衬底上形成栅极电介质，在栅极电介质上形成栅电极，在栅极的横向相对的侧壁上形成第一对侧壁间隔物 在电极的相对侧蚀刻一对源/漏区定义，在源/漏区定义中选择性地沉积碳化硅材料，以及在沉积的碳化硅材料中注入掺杂剂以形成具有 第二电导率。