公开(公告)号：US20100304556A1

公开(公告)日：2010-12-02

申请号：US12471803

申请日：2009-05-26

申请人： Chunshan Yin ,  Jae Gon Lee ,  Shyue Seng Tan ,  Elgin Kiok Boone Quek ,  Chung Foong Tan ,  Lee Wee Teo

发明人： Chunshan Yin ,  Jae Gon Lee ,  Shyue Seng Tan ,  Elgin Kiok Boone Quek ,  Chung Foong Tan ,  Lee Wee Teo

IPC分类号： H01L21/28

CPC分类号： H01L29/42332 ,  H01L29/42328 ,  H01L29/7881

摘要： A method of manufacture of an integrated circuit system includes: providing a mesa over a substrate; forming a trench in the substrate adjacent the mesa; forming a second gate and a charge storage material along a trench sidewall; and forming a first gate from the mesa.

摘要翻译： 一种制造集成电路系统的方法，包括：在衬底上提供台面; 在邻近台面的衬底中形成沟槽; 沿着沟槽侧壁形成第二栅极和电荷存储材料; 并从台面形成第一个门。

公开(公告)号：US08969151B2

公开(公告)日：2015-03-03

申请号：US12040761

申请日：2008-02-29

申请人： Shyue Seng Tan ,  Lee Wee Teo ,  Chung Foong Tan ,  Jae Gon Lee ,  Elgin Kiok Boone Quek

发明人： Shyue Seng Tan ,  Lee Wee Teo ,  Chung Foong Tan ,  Jae Gon Lee ,  Elgin Kiok Boone Quek

IPC分类号： H01L21/8234 ,  H01L21/8244 ,  H01L27/06 ,  H01L21/8238 ,  H01L29/78 ,  H01L21/00

CPC分类号： H01L27/0629 ,  H01L21/823807 ,  H01L29/7847

摘要： An integrated circuit system that includes: providing a substrate including a first region and a second region; forming a first device over the first region and a resistance device over the second region; forming a first dielectric layer and a second dielectric layer over the substrate; removing a portion of the second dielectric layer; and annealing the integrated circuit system to remove dopant from the resistance device.

摘要翻译： 一种集成电路系统，包括：提供包括第一区域和第二区域的衬底; 在第一区域上形成第一器件，在第二区域上形成电阻器件; 在所述衬底上形成第一电介质层和第二电介质层; 去除所述第二电介质层的一部分; 并退火集成电路系统以从电阻器件去除掺杂剂。

公开(公告)号：US20090221117A1

公开(公告)日：2009-09-03

申请号：US12040761

申请日：2008-02-29

申请人： Shyue Seng Tan ,  Lee Wee Teo ,  Chung Foong Tan ,  Jae Gon Lee ,  Elgin Kiok Boone Quek

发明人： Shyue Seng Tan ,  Lee Wee Teo ,  Chung Foong Tan ,  Jae Gon Lee ,  Elgin Kiok Boone Quek

IPC分类号： H01L21/8234 ,  H01L21/20

CPC分类号： H01L27/0629 ,  H01L21/823807 ,  H01L29/7847

摘要： An integrated circuit system that includes: providing a substrate including a first region and a second region; forming a first device over the first region and a resistance device over the second region; forming a first dielectric layer and a second dielectric layer over the substrate; removing a portion of the second dielectric layer; and annealing the integrated circuit system to remove dopant from the resistance device.

摘要翻译： 一种集成电路系统，包括：提供包括第一区域和第二区域的衬底; 在第一区域上形成第一器件，在第二区域上形成电阻器件; 在所述衬底上形成第一电介质层和第二电介质层; 去除所述第二电介质层的一部分; 并退火集成电路系统以从电阻器件去除掺杂剂。

公开(公告)号：US08530310B2

公开(公告)日：2013-09-10

申请号：US12650561

申请日：2009-12-31

申请人： Lee Wee Teo ,  Chunshan Yin ,  Shyue Seng Tan ,  Chung Foong Tan ,  Jae Gon Lee ,  Elgin Quek ,  Purakh Raj Verma

发明人： Lee Wee Teo ,  Chunshan Yin ,  Shyue Seng Tan ,  Chung Foong Tan ,  Jae Gon Lee ,  Elgin Quek ,  Purakh Raj Verma

IPC分类号： H01L21/336 ,  H01L29/788

CPC分类号： B82Y10/00 ,  H01L21/28273 ,  H01L27/11521

摘要： A method for forming a device is presented. A substrate prepared with a feature having first and second adjacent surfaces is provided. A device layer is formed on the first and second adjacent surfaces of the feature. A first portion of the device layer over the first adjacent surface includes nano-crystals, whereas a second portion of the device layer over the second adjacent surface is devoid of nano-crystals.

摘要翻译： 提出了一种形成装置的方法。 提供了具有具有第一和第二相邻表面的特征的基底。 器件层形成在特征的第一和第二相邻表面上。 第一相邻表面上的器件层的第一部分包括纳米晶体，而第二相邻表面上的器件层的第二部分没有纳米晶体。

公开(公告)号：US07833888B2

公开(公告)日：2010-11-16

申请号：US12116156

申请日：2008-05-06

申请人： Chung Foong Tan ,  Jae Gon Lee ,  Lee Wee Teo ,  Elgin Kiok Boone Quek

发明人： Chung Foong Tan ,  Jae Gon Lee ,  Lee Wee Teo ,  Elgin Kiok Boone Quek

IPC分类号： H01L21/425

CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/28035 ,  H01L21/823864 ,  H01L29/4925 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845

摘要： An integrated circuit system that includes: providing a substrate including an active device with a gate top surface exposed; implanting a do pant within the gate to alter the grain size of the gate material; forming a dielectric layer over the active device and the substrate; and annealing the integrated circuit system to transfer the stress of the dielectric layer into the active device.

摘要翻译： 一种集成电路系统，包括：提供包括具有暴露的栅极顶表面的有源器件的衬底; 在门内植入一条裤子来改变栅极材料的晶粒尺寸; 在所述有源器件和所述衬底上形成介电层; 并对集成电路系统退火以将介电层的应力转移到有源器件中。

公开(公告)号：US20090280629A1

公开(公告)日：2009-11-12

申请号：US12116156

申请日：2008-05-06

申请人： Chung Foong Tan ,  Jae Gon Lee ,  Lee Wee Teo ,  Elgin Kiok Boone Quek

发明人： Chung Foong Tan ,  Jae Gon Lee ,  Lee Wee Teo ,  Elgin Kiok Boone Quek

IPC分类号： H01L21/425

CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/28035 ,  H01L21/823864 ,  H01L29/4925 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845

摘要： An integrated circuit system that includes: providing a substrate including an active device with a gate top surface exposed; implanting a dopant within the gate to alter the grain size of the gate material; forming a dielectric layer over the active device and the substrate; and annealing the integrated circuit system to transfer the stress of the dielectric layer into the active device.

摘要翻译： 一种集成电路系统，包括：提供包括具有暴露的栅极顶表面的有源器件的衬底; 在栅极内注入掺杂剂以改变栅极材料的晶粒尺寸; 在所述有源器件和所述衬底上形成介电层; 并对集成电路系统退火以将介电层的应力转移到有源器件中。

公开(公告)号：US08446779B2

公开(公告)日：2013-05-21

申请号：US12583486

申请日：2009-08-21

申请人： Elgin Quek ,  Chunshan Yin ,  Shyue Seng Tan ,  Jae Gon Lee ,  Chung Foong Tan

发明人： Elgin Quek ,  Chunshan Yin ,  Shyue Seng Tan ,  Jae Gon Lee ,  Chung Foong Tan

IPC分类号： G11C16/04 ,  H01L29/788

CPC分类号： H01L29/42324 ,  G11C16/0416 ,  G11C2216/06 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42332

摘要： A non-volatile memory device includes a floating gate with pyramidal-shaped silicon nanocrystals as electron storage elements. Electrons tunnel from the pyramidal-shaped silicon nanocrystals through a gate oxide layer to a control gate of the non-volatile memory device. The pyramidal shape of each silicon nanocrystal concentrates an electrical field at its peak to facilitate electron tunneling. This allows an erase process to occur at a lower tunneling voltage and shorter tunneling time than that of prior art devices.

摘要翻译： 非易失性存储器件包括具有金字塔形的硅纳米晶体作为电子存储元件的浮动栅极。 电子从金字塔形的硅纳米晶体通过栅极氧化层隧穿到非易失性存储器件的控制栅极。 每个硅纳米晶体的锥体形状在其峰值处集中电场以促进电子隧穿。 这允许擦除过程发生在比现有技术的器件更低的隧道电压和更短的隧道时间。

公开(公告)号：US20110044115A1

公开(公告)日：2011-02-24

申请号：US12583486

申请日：2009-08-21

申请人： Elgin Quek ,  Chunshan Yin ,  Shyue Seng Tan ,  Jae Gon Lee ,  Chung Foong Tan

发明人： Elgin Quek ,  Chunshan Yin ,  Shyue Seng Tan ,  Jae Gon Lee ,  Chung Foong Tan

IPC分类号： G11C16/04 ,  H01L29/788

CPC分类号： H01L29/42324 ,  G11C16/0416 ,  G11C2216/06 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42332

摘要： A non-volatile memory device includes a floating gate with pyramidal-shaped silicon nanocrystals as electron storage elements. Electrons tunnel from the pyramidal-shaped silicon nanocrystals through a gate oxide layer to a control gate of the non-volatile memory device. The pyramidal shape of each silicon nanocrystal concentrates an electrical field at its peak to facilitate electron tunneling. This allows an erase process to occur at a lower tunneling voltage and shorter tunneling time than that of prior art devices.

摘要翻译： 非易失性存储器件包括具有金字塔形的硅纳米晶体作为电子存储元件的浮动栅极。 电子从金字塔形的硅纳米晶体通过栅极氧化层隧穿到非易失性存储器件的控制栅极。 每个硅纳米晶体的锥体形状在其峰值处集中电场以促进电子隧穿。 这允许擦除过程发生在比现有技术的器件更低的隧道电压和更短的隧道时间。

公开(公告)号：US20110156121A1

公开(公告)日：2011-06-30

申请号：US12650561

申请日：2009-12-31

申请人： Lee Wee Teo ,  Chunshan Yin ,  Shyue Seng Tan ,  Chüng Foong Tan ,  Jae Gon Lee ,  Elgin Quek ,  Purakh Raj Verma

发明人： Lee Wee Teo ,  Chunshan Yin ,  Shyue Seng Tan ,  Chüng Foong Tan ,  Jae Gon Lee ,  Elgin Quek ,  Purakh Raj Verma

IPC分类号： H01L29/423 ,  H01L21/302 ,  H01L21/28

CPC分类号： B82Y10/00 ,  H01L21/28273 ,  H01L27/11521

摘要： A method for forming a device is presented. A substrate prepared with a feature having first and second adjacent surfaces is provided. A device layer is formed on the first and second adjacent surfaces of the feature. A first portion of the device layer over the first adjacent surface includes nano-crystals, whereas a second portion of the device layer over the second adjacent surface is devoid of nano-crystals.

摘要翻译： 提出了一种形成装置的方法。 提供了具有具有第一和第二相邻表面的特征的基底。 器件层形成在特征的第一和第二相邻表面上。 第一相邻表面上的器件层的第一部分包括纳米晶体，而第二相邻表面上的器件层的第二部分没有纳米晶体。

公开(公告)号：US20100258868A1

公开(公告)日：2010-10-14

申请号：US12422694

申请日：2009-04-13

申请人： Chunshan Yin ,  Lee Wee Teo ,  Chung Foong Tan ,  Jae Gon Lee

发明人： Chunshan Yin ,  Lee Wee Teo ,  Chung Foong Tan ,  Jae Gon Lee

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/66636 ,  H01L29/0653 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66537 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7847 ,  H01L29/7848 ,  H01L29/78603 ,  H01L29/78621

摘要： A method of manufacture of an integrated circuit system includes: providing a second layer between a first layer and a third layer; forming an active device over the third layer; forming the third layer to form an island region underneath the active device; forming the second layer to form a floating second layer with an undercut beneath the island region; and depositing a fourth layer around the island region and the floating second layer.

摘要翻译： 一种制造集成电路系统的方法包括：在第一层和第三层之间提供第二层; 在第三层上形成有源器件; 形成第三层以在有源器件下方形成岛状区域; 形成第二层以形成在岛区下方具有底切的浮动第二层; 以及围绕岛区域和浮动第二层沉积第四层。