公开(公告)号：US20060030093A1

公开(公告)日：2006-02-09

申请号：US10913099

申请日：2004-08-06

申请人： Da Zhang ,  Brian Goolsby ,  Eric Luckowski ,  Bich-Yen Nguyen ,  Mariam Sadaka ,  Voon-Yew Thean ,  Ted White

发明人： Da Zhang ,  Brian Goolsby ,  Eric Luckowski ,  Bich-Yen Nguyen ,  Mariam Sadaka ,  Voon-Yew Thean ,  Ted White

IPC分类号： H01L21/8234

CPC分类号： H01L29/7842 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/66742 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/78687

摘要： A method for forming at least a portion of a semiconductor device includes providing a substrate and epitaxially forming an etch stop layer over the substrate. A first layer is provided over the etch stop layer, wherein the first layer is selectively etchable with regard to the etch stop layer. A structure is provided over a region of the first layer, wherein the region is not all of the first layer. In addition, the method includes etching at least a portion of the first layer that is outside of the region, wherein the etch stop layer is used an as etch stop. A strained layer is epitaxially grown in the etch-recessed region.

摘要翻译： 用于形成半导体器件的至少一部分的方法包括提供衬底并在衬底上外延地形成蚀刻停止层。 第一层设置在蚀刻停止层上方，其中第一层相对于蚀刻停止层可选择性地蚀刻。 在第一层的区域上提供结构，其中该区域不是全部第一层。 此外，该方法包括蚀刻位于该区域之外的第一层的至少一部分，其中蚀刻停止层用作蚀刻停止。 在蚀刻凹陷区域中外延生长应变层。

公开(公告)号：US20070166973A1

公开(公告)日：2007-07-19

申请号：US11331786

申请日：2006-01-13

申请人： Shahid Rauf ,  Olubunmi Adetutu ,  Eric Luckowski ,  Peter Ventzek

发明人： Shahid Rauf ,  Olubunmi Adetutu ,  Eric Luckowski ,  Peter Ventzek

IPC分类号： H01L21/467

CPC分类号： H01L21/02071 ,  H01L21/28088 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518

摘要： A metal layer etch process deposits, patterns and anisotropically etches a polysilicon layer (24) down to an underlying metal layer (22) to form an etched polysilicon structure (54) with polymer layers (50, 52) formed on its sidewall surfaces. The polymer layer (50, 52) are removed to expose an additional surface area (60, 62) of the metal layer (22), and dielectric layers (80, 82) are formed on the sidewall surfaces of the etched polysilicon structure (54). Next, the metal layer (22) is plasma etched to form an etched metal layer (95) with substantially vertical sidewall surfaces (97, 99) by simultaneously charging the dielectric layers (80, 82) to change plasma ion trajectories near the dielectric layers (80, 82) so that plasma ions (92, 94) impact the sidewall surfaces (97, 99) in a more perpendicular angle to enhance etching of the sidewall surfaces (97, 99) of the etched metal layer (95).

摘要翻译： 金属层蚀刻工艺沉积，图案和各向异性地将多晶硅层（24）向下蚀刻到下面的金属层（22）以形成蚀刻的多晶硅结构（54），其上形成有在其侧壁表面上的聚合物层（50,52）。 去除聚合物层（50,52）以暴露金属层（22）的另外的表面区域（60,62），并且在蚀刻的多晶硅结构（54）的侧壁表面上形成介电层（80,82） ）。 接下来，通过同时对电介质层（80,82）充电以改变电介质层附近的等离子体离子轨迹，等离子体蚀刻金属层（22）以形成具有基本上垂直的侧壁表面（97,99）的蚀刻金属层（95） （80,82），使得等离子体离子（92,94）以更垂直的角度冲击侧壁表面（97,99）以增强蚀刻金属层（95）的侧壁表面（97,99）的蚀刻。

公开(公告)号：US20070190711A1

公开(公告)日：2007-08-16

申请号：US11351517

申请日：2006-02-10

申请人： Tien Luo ,  Olubunmi Adetutu ,  Eric Luckowski ,  Narayanan Ramani

发明人： Tien Luo ,  Olubunmi Adetutu ,  Eric Luckowski ,  Narayanan Ramani

IPC分类号： H01L21/8234 ,  H01L21/336 ,  H01L21/3205

CPC分类号： H01L21/28185 ,  H01L21/28202 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/7833

摘要： A method of forming a semiconductor device, the method includes forming a gate dielectric over the semiconductor substrate, exposing the gate dielectric to a halogen, and incorporating the halogen into the gate dielectric. In one embodiment, the halogen is fluorine. In one embodiment, the gate dielectric is also exposed to nitrogen and the nitrogen is incorporated into the gate dielectric. In one embodiment, the gate dielectric is a metal oxide.

摘要翻译： 一种形成半导体器件的方法，所述方法包括在半导体衬底上形成栅极电介质，将栅极电介质暴露于卤素，并将卤素并入栅极电介质中。 在一个实施方案中，卤素是氟。 在一个实施例中，栅极电介质也暴露于氮气，并且氮被并入到栅极电介质中。 在一个实施例中，栅极电介质是金属氧化物。

公开(公告)号：US20070155113A1

公开(公告)日：2007-07-05

申请号：US11326524

申请日：2006-01-04

申请人： Douglas Roberts ,  Eric Luckowski ,  Shahid Rauf ,  Peter Ventzek

发明人： Douglas Roberts ,  Eric Luckowski ,  Shahid Rauf ,  Peter Ventzek

IPC分类号： H01L21/8242 ,  H01L21/20

CPC分类号： H01L28/40 ,  H01L28/57

摘要： A method for forming a capacitor includes providing a metal-containing bottom electrode, forming a capacitor insulator over the metal-containing bottom electrode, forming a metal-containing top electrode over the capacitor insulator, and forming a dielectric-containing field modification layer over the capacitor insulator and at least partially surrounding the metal-containing top electrode. Forming the dielectric-containing field modification layer may include oxidizing a sidewall of the metal-containing field modification layer. A barrier layer may be formed over the capacitor insulator prior to forming the metal-containing top electrode.

摘要翻译： 一种形成电容器的方法包括提供含金属的底部电极，在含金属的底部电极上形成电容器绝缘体，在电容器绝缘体之上形成含金属的顶部电极，并在 电容器绝缘体并且至少部分地围绕含金属的顶部电极。 形成含电介质的场改性层可以包括氧化含金属的场改性层的侧壁。 在形成含金属的顶部电极之前，可以在电容器绝缘体上形成阻挡层。

公开(公告)号：US06461914B1

公开(公告)日：2002-10-08

申请号：US09942208

申请日：2001-08-29

申请人： Douglas R. Roberts ,  Eric Luckowski

发明人： Douglas R. Roberts ,  Eric Luckowski

IPC分类号： H01L218242

CPC分类号： H01L28/40 ,  H01L21/76816 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

摘要： A process for forming a metal-insulator-metal (MIM) capacitor structure includes forming a recess in the dielectric layer (20) of a semiconductor substrate (10). A first capacitor electrode (30, 40) is formed in the recess having a copper first metal layer (30) with a conductive oxidation barrier (40) formed over the first metal layer (30). The first capacitor electrode (30, 40) is planarized relative to the dielectric layer (20). An insulator (50) is formed over the first capacitor electrode (30, 40) and a second capacitor electrode (65) is formed over the insulator (50). Forming the first capacitor electrode (30, 40) in the recess maintains the alignment of a periphery of the copper first metal layer (30) with the conductive oxidation barrier (40).

摘要翻译： 一种形成金属 - 绝缘体 - 金属（MIM）电容器结构的方法包括在半导体衬底（10）的介电层（20）中形成凹陷。 在具有在第一金属层（30）上形成有导电氧化阻挡层（40）的铜第一金属层（30）的凹部中形成第一电容器电极（30,40）。 第一电容器电极（30,40）相对于电介质层（20）平面化。 绝缘体（50）形成在第一电容器电极（30,40）上，并且第二电容器电极（65）形成在绝缘体（50）上。 在凹部中形成第一电容器电极（30,40）保持铜第一金属层（30）的周边与导电氧化屏障（40）的对准。