-
公开(公告)号：US06772366B2
公开(公告)日：2004-08-03
申请号：US09802451
申请日：2001-03-09
申请人： Don Nguyen , Barnes Cooper
发明人： Don Nguyen , Barnes Cooper
IPC分类号： G06F1100
CPC分类号： G06F1/30 , G06F11/1441
摘要： A method and apparatus for transitioning the CPU of a computer system to a lower performance level upon removal of AC power. Circuitry within the system input power control detects the removal of the AC power. The circuitry generates an event that causes power management software to immediately transition the CPU to a lower performance level sufficient to prevent the unwanted shutdown of the system. The AC power removal detection and CPU transition are effected while the system maintains an operational power level due to residual power in the system capacitors.
摘要翻译： 一种在去除AC电力时将计算机系统的CPU转换到较低性能水平的方法和装置。 系统输入功率控制下的电路检测到交流电源的去除。 该电路产生一个事件，导致电源管理软件立即将CPU转换到较低的性能级别，以防止系统意外关闭。 在系统由于系统电容器中的剩余电力而保持操作功率电平的同时，执行AC电力消除检测和CPU转换。
-
公开(公告)号：US20150169036A1
公开(公告)日：2015-06-18
申请号：US14109388
申请日：2013-12-17
申请人： Inder M. Sodhi , Barnes Cooper , Paul S. Diefenbaugh , Faraz A. Siddiqi , Michael Calyer , Andrew D. Henroid , Ruchika Singh
发明人： Inder M. Sodhi , Barnes Cooper , Paul S. Diefenbaugh , Faraz A. Siddiqi , Michael Calyer , Andrew D. Henroid , Ruchika Singh
CPC分类号： G06F1/3243 , G06F1/3287 , G06F1/329 , G06F9/4893 , Y02D10/171 , Y02D10/24 , Y02D50/20
摘要： In an embodiment, a processor includes a plurality of cores to independently execute instructions, at least one graphics engine to independently execute graphics instructions, and a power controller including an alignment logic to cause at least one workload to be executed on a first core to be rescheduled to a different time to enable the plurality of cores to be active during an active time window and to be in a low power state during an idle time window. Other embodiments are described and claimed.
摘要翻译： 在一个实施例中，处理器包括多个核以独立地执行指令，至少一个图形引擎来独立地执行图形指令;以及功率控制器，其包括对准逻辑，以使至少一个工作负载在第一个核上被执行为 重新安排到不同的时间，以使得多个核心在活动时间窗口期间是活动的，并且在空闲时间窗口期间处于低功率状态。 描述和要求保护其他实施例。
-
公开(公告)号：US08631257B2
公开(公告)日：2014-01-14
申请号：US13445809
申请日：2012-04-12
IPC分类号： G06F1/16
CPC分类号： G06F1/3203
摘要： Embodiments of a system for receiving power management guidelines from a first plurality of components of a system, and developing a power management policy to manage one or more of a second plurality of components of the system based at least in part on the received power management guidelines. Other embodiments are described.
摘要翻译： 用于从系统的第一多个组件接收功率管理指南的系统的实施例，以及至少部分地基于所接收的功率管理指南来开发用于管理系统的第二多个组件中的一个或多个的功率管理策略 。 描述其他实施例。
-
公开(公告)号：US08332675B2
公开(公告)日：2012-12-11
申请号：US13213353
申请日：2011-08-19
申请人： Seh W. Kwa , Robert Gough , Neil Songer , Jaya L. Jeyaseelan , Barnes Cooper , Nilesh V. Shah
发明人： Seh W. Kwa , Robert Gough , Neil Songer , Jaya L. Jeyaseelan , Barnes Cooper , Nilesh V. Shah
CPC分类号： G06F1/3203 , G06F1/3246 , G06F1/329 , Y02D10/24
摘要： In some embodiments, an electronic apparatus comprises at least one processor, a plurality of components, and a policy engine comprising logic to receive latency data from one or more components in the electronic device, compute a minimum latency tolerance value from the latency data, and determine a power management policy from the minimum latency tolerance value.
摘要翻译： 在一些实施例中，电子设备包括至少一个处理器，多个组件以及包括用于从电子设备中的一个或多个组件接收等待时间数据的逻辑的策略引擎，从等待时间数据计算最小等待时间容差值，以及 从最小延迟容限值确定电源管理策略。
-
公开(公告)号：US20120198248A1
公开(公告)日：2012-08-02
申请号：US13445809
申请日：2012-04-12
IPC分类号： G06F1/00
CPC分类号： G06F1/3203
摘要： Embodiments of a system for receiving power management guidelines from a first plurality of components of a system, and developing a power management policy to manage one or more of a second plurality of components of the system based at least in part on the received power management guidelines. Other embodiments are described.
摘要翻译： 用于从系统的第一多个组件接收功率管理指南的系统的实施例，以及至少部分地基于所接收的功率管理指南来开发用于管理系统的第二多个组件中的一个或多个的功率管理策略 。 描述其他实施例。
-
公开(公告)号：US20100205464A1
公开(公告)日：2010-08-12
申请号：US12651435
申请日：2009-12-31
申请人： Efraim Rotem , Jim G. Hermerding , Eric Distefano , Barnes Cooper
发明人： Efraim Rotem , Jim G. Hermerding , Eric Distefano , Barnes Cooper
IPC分类号： G06F1/00
CPC分类号： G06F1/206 , G06F11/3024 , G06F11/3058
摘要： For one disclosed embodiment, a plurality of processor cores may be on a semiconductor die. The processor cores may have at least one corresponding temperature sensor. Circuitry on the semiconductor die may generate thermal event indications based on sensed temperatures from multiple temperature sensors of multiple processor cores. A thermal event indication may indicate that a sensed temperature exceeds a temperature point. Central management logic on the semiconductor die may receive thermal event indications based on sensed temperatures from multiple temperature sensors of multiple processor cores. The central management logic may modify operation of one or more of the processor cores in response to a thermal event indication. Other embodiments are also disclosed.
摘要翻译： 对于一个公开的实施例，多个处理器核可以在半导体管芯上。 处理器核可以具有至少一个对应的温度传感器。 基于多个处理器核心的多个温度传感器的感测温度，半导体管芯上的电路可产生热事件指示。 热事件指示可以指示感测的温度超过温度点。 基于多个处理器核心的多个温度传感器的感测温度，半导体管芯上的中央管理逻辑可以接收热事件指示。 中央管理逻辑可以响应于热事件指示来修改一个或多个处理器核的操作。 还公开了其他实施例。
-
公开(公告)号：US07606962B2
公开(公告)日：2009-10-20
申请号：US11975841
申请日：2007-10-22
申请人： Robert Gough , Barnes Cooper
发明人： Robert Gough , Barnes Cooper
CPC分类号： G06F1/3203 , G06F1/3253 , Y02D10/151 , Y02D50/20
摘要： In some embodiments, a system comprises a host system comprising an industry standard interface, a peripheral device coupled to the host device via the industry standard interface, and logic in the host system to confirm that the host device supports an enhanced feature, identify at least one pin on the industry standard interface on which the enhanced feature may be implemented, enable support for the enhanced feature on the at least one pin, and route communication traffic associated with the enhanced feature to the at least one pin. Other embodiments may be described.
摘要翻译： 在一些实施例中，系统包括主机系统，其包括工业标准接口，经由工业标准接口耦合到主机设备的外围设备以及主机系统中的逻辑，以确认主机设备支持增强特征，至少识别 可以在其上实现增强特征的工业标准接口上的一个引脚，使得能够支持至少一个引脚上的增强特征，并将与增强特征相关联的通信流量路由到至少一个引脚。 可以描述其他实施例。
-
公开(公告)号：US07598959B2
公开(公告)日：2009-10-06
申请号：US11169509
申请日：2005-06-29
CPC分类号： G09G5/006 , G09G3/3648 , G09G5/363 , G09G2330/021 , G09G2340/0435
摘要： Apparatus and systems, as well as methods and articles, may operate to update video display pixels. A video display bus can communicate data to a video display according to specified clock frequencies and a refresh time period. Power conservation can be enhanced by adjusting the specified clock frequencies and/or refresh time period to provide idle time on the video display bus.
摘要翻译： 设备和系统以及方法和物品可以操作来更新视频显示像素。 视频显示总线可以根据指定的时钟频率和刷新时间周期将数据传送到视频显示器。 可以通过调整指定的时钟频率和/或刷新时间来提高功率节省，从而在视频显示总线上提供空闲时间。
-
公开(公告)号：US20090006704A1
公开(公告)日：2009-01-01
申请号：US11975841
申请日：2007-10-22
申请人： Robert Gough , Barnes Cooper
发明人： Robert Gough , Barnes Cooper
IPC分类号： G06F13/14
CPC分类号： G06F1/3203 , G06F1/3253 , Y02D10/151 , Y02D50/20
摘要： In some embodiments, a system comprises a host system comprising an industry standard interface, a peripheral device coupled to the host device via the industry standard interface, and logic in the host system to confirm that the host device supports an enhanced feature, identify at least one pin on the industry standard interface on which the enhanced feature may be implemented, enable support for the enhanced feature on the at least one pin, and route communication traffic associated with the enhanced feature to the at least one pin. Other embodiments may be described.
摘要翻译： 在一些实施例中，系统包括主机系统，其包括工业标准接口，经由工业标准接口耦合到主机设备的外围设备以及主机系统中的逻辑，以确认主机设备支持增强特征，至少识别 可以在其上实现增强特征的工业标准接口上的一个引脚，使得能够支持至少一个引脚上的增强特征，并将与增强特征相关联的通信流量路由到至少一个引脚。 可以描述其他实施例。
-
公开(公告)号：US20080244191A1
公开(公告)日：2008-10-02
申请号：US11731755
申请日：2007-03-30
申请人： Barnes Cooper , Isaac Oram , Kirk Brannock , Robert Gough
发明人： Barnes Cooper , Isaac Oram , Kirk Brannock , Robert Gough
IPC分类号： G06F12/00
CPC分类号： G06F12/0802 , G06F12/0875 , G06F2212/601
摘要： In some embodiments, an apparatus comprises one or more processors supporting a system management mode, system management memory, and software controllable caching of memory, one or more memory modules, a memory controller, and a communication bus to couple the one or more memory modules to the memory controller. Other embodiments may be described.
摘要翻译： 在一些实施例中，一种装置包括支持系统管理模式，系统管理存储器和存储器的软件可控高速缓存，一个或多个存储器模块，存储器控制器和通信总线的一个或多个处理器，以耦合一个或多个存储器模块 到内存控制器。 可以描述其他实施例。
-
-
-
-
-
-
-
-
-
搜索结果
113 条记录 (耗时 0.022 秒)
