公开(公告)号：US08773794B2

公开(公告)日：2014-07-08

申请号：US13186213

申请日：2011-07-19

申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch

发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch

IPC分类号： G11B5/09

CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a block-wise data processing circuit is discussed that includes: a data buffer, an inter-track interference response circuit, and an inter-track interference signal estimator circuit. The data buffer is operable to store a previous track data set corresponding to a block. The inter-track interference response circuit is operable to estimate an inter-track interference response from the previous track data set across the block based at least in part on the previous track data set and a current track data set. The inter-track interference signal estimator circuit is operable to calculate an inter-track interference from the previous track data set across the block based at least in part on the previous track data set and the inter-track interference response from the previous track data set.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括数据缓冲器，轨道间干扰响应电路和轨道间干扰信号估计器电路的块状数据处理电路。 数据缓冲器可操作以存储对应于块的先前轨道数据集。 轨道间干扰响应电路可操作以至少部分地基于先前的轨道数据集和当前轨道数据集来估计来自块的前一轨道数据集的轨道间干扰响应。 轨道间干扰信号估计器电路可操作以至少部分地基于先前的轨道数据集和来自前一轨道数据集的轨道间干扰响应来计算跨越块的先前轨道数据集的轨道间干扰 。

公开(公告)号：US08804260B2

公开(公告)日：2014-08-12

申请号：US13186174

申请日：2011-07-19

申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

IPC分类号： G11B5/09

CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is discussed that includes: a data buffer, an inter-track interference response circuit, and an inter-track interference signal estimator circuit. The data buffer is operable to store a previous track data set. The inter-track interference response circuit is operable to estimate an inter-track interference response from the previous track data set based at least in part on the previous track data set and a current track data set. The inter-track interference signal estimator circuit is operable to calculate an inter-track interference from the previous track data set based at least in part on the previous track data set and the inter-track interference response from the previous track data set.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括数据缓冲器，轨道间干扰响应电路和轨道间干扰信号估计器电路的数据处理电路。 数据缓冲器可操作以存储先前的轨迹数据集。 轨道间干扰响应电路可用于至少部分地基于先前的轨道数据集和当前轨道数据集来估计来自先前轨道数据集的轨道间干扰响应。 轨道间干扰信号估计器电路可用于至少部分地基于先前的轨道数据集和来自前一轨道数据集的轨道间干扰响应来计算来自先前轨道数据集的轨道间干扰。

公开(公告)号：US08681439B2

公开(公告)日：2014-03-25

申请号：US13186197

申请日：2011-07-19

申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin

发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin

IPC分类号： G11B27/36 ,  G11B5/00

CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is discussed that includes an inter-track interference determination circuit operable to calculate an inter-track interference from a previous track data set based at least in part on the previous track data set and a current track data set. The previous track data set includes a gap. A portion of the data in the previous track data set corresponds to a previous track on a storage medium, and the data in the previous track data set corresponding to the gap corresponds to a track preceding a previous track.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括轨道间干扰确定电路的数据处理电路，其可操作以至少部分地基于先前的轨道数据集和当前轨道数据集来计算来自先前轨道数据集的轨道间干扰 。 先前的轨道数据集包括间隙。 前一轨道数据集中的一部分数据对应于存储介质上的先前磁道，并且与该间隙相对应的先前磁道数据集中的数据对应于先前磁道之前的磁迹。

公开(公告)号：US20120063024A1

公开(公告)日：2012-03-15

申请号：US13186197

申请日：2011-07-19

申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin

发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin

IPC分类号： G11B5/02

CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is discussed that includes an inter-track interference determination circuit operable to calculate an inter-track interference from a previous track data set based at least in part on the previous track data set and a current track data set. The previous track data set includes a gap. A portion of the data in the previous track data set corresponds to a previous track on a storage medium, and the data in the previous track data set corresponding to the gap corresponds to a track preceding a previous track.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括轨道间干扰确定电路的数据处理电路，其可操作以至少部分地基于先前的轨道数据集和当前轨道数据集来计算来自先前轨道数据集的轨道间干扰 。 先前的轨道数据集包括间隙。 前一轨道数据集中的一部分数据对应于存储介质上的先前磁道，并且与该间隙相对应的先前磁道数据集中的数据对应于先前磁道之前的磁迹。

公开(公告)号：US20120063023A1

公开(公告)日：2012-03-15

申请号：US13186213

申请日：2011-07-19

申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch

发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch

IPC分类号： G11B5/09

CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a block-wise data processing circuit is discussed that includes: a data buffer, an inter-track interference response circuit, and an inter-track interference signal estimator circuit. The data buffer is operable to store a previous track data set corresponding to a block. The inter-track interference response circuit is operable to estimate an inter-track interference response from the previous track data set across the block based at least in part on the previous track data set and a current track data set. The inter-track interference signal estimator circuit is operable to calculate an inter-track interference from the previous track data set across the block based at least in part on the previous track data set and the inter-track interference response from the previous track data set.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括数据缓冲器，轨道间干扰响应电路和轨道间干扰信号估计器电路的块状数据处理电路。 数据缓冲器可操作以存储对应于块的先前轨道数据集。 轨道间干扰响应电路可操作以至少部分地基于先前的轨道数据集和当前轨道数据集来估计来自块的前一轨道数据集的轨道间干扰响应。 轨道间干扰信号估计器电路可操作以至少部分地基于先前的轨道数据集和来自前一轨道数据集的轨道间干扰响应来计算跨越块的先前轨道数据集的轨道间干扰 。

公开(公告)号：US20120063022A1

公开(公告)日：2012-03-15

申请号：US13186174

申请日：2011-07-19

申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

IPC分类号： G11B5/09

CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is discussed that includes: a data buffer, an inter-track interference response circuit, and an inter-track interference signal estimator circuit. The data buffer is operable to store a previous track data set. The inter-track interference response circuit is operable to estimate an inter-track interference response from the previous track data set based at least in part on the previous track data set and a current track data set. The inter-track interference signal estimator circuit is operable to calculate an inter-track interference from the previous track data set based at least in part on the previous track data set and the inter-track interference response from the previous track data set.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括数据缓冲器，轨道间干扰响应电路和轨道间干扰信号估计器电路的数据处理电路。 数据缓冲器可操作以存储先前的轨迹数据集。 轨道间干扰响应电路可用于至少部分地基于先前的轨道数据集和当前轨道数据集来估计来自先前轨道数据集的轨道间干扰响应。 轨道间干扰信号估计器电路可用于至少部分地基于先前的轨道数据集和来自前一轨道数据集的轨道间干扰响应来计算来自先前轨道数据集的轨道间干扰。

公开(公告)号：US07725800B2

公开(公告)日：2010-05-25

申请号：US11198945

申请日：2005-08-05

申请人： Shaohua Yang ,  Richard Leo Galbraith ,  Ksenija Lakovic ,  Yuan Xing Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi ,  Bruce A. Wilson

发明人： Shaohua Yang ,  Richard Leo Galbraith ,  Ksenija Lakovic ,  Yuan Xing Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi ,  Bruce A. Wilson

IPC分类号： H03M13/00 ,  H03M13/03

CPC分类号： H03M13/45 ,  G11B20/1833 ,  G11B2020/1863 ,  G11B2220/2516 ,  H03M13/098 ,  H03M13/1102 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/256 ,  H03M13/2906 ,  H03M13/2909 ,  H03M13/2945 ,  H03M13/2957 ,  H03M13/3784 ,  H03M13/4146 ,  H03M13/6343

摘要： Two levels of error correction decoding are performed using first and second level decoders. A composite code formed by combining an inner component code and an outer component code can be used to decode the data and correct any errors. Performing two level decoding using a composite code allows the size of the inner parity block to be reduced to a single Reed-Solomon symbol while keeping a good code rate. The first level decoder generates soft information. The soft information can indicate a most likely error event for each possible syndrome value of the inner component code. The soft information can also include error metric values for each of the most likely error events. The second level decoder generates corrected syndrome values based on the soft information using the outer component code. The most likely trellis path that corresponds to the corrected syndrome values is then selected.

摘要翻译： 使用第一和第二级解码器执行两级纠错解码。 可以使用通过组合内部组件代码和外部组件代码形成的组合代码来解码数据并纠正任何错误。 使用复合代码执行两级解码允许内部奇偶校验块的大小减少到单个Reed-Solomon符号，同时保持良好的代码率。 第一级解码器产生软信息。 软信息可以指示内部组件代码的每个可能的综合征值的最可能的错误事件。 软信息还可以包括每个最可能的错误事件的误差度量值。 第二级解码器使用外部分量代码基于软信息生成校正的校正子值。 然后选择对应于校正的综合征值的最可能的网格路径。

公开(公告)号：US08423873B2

公开(公告)日：2013-04-16

申请号：US12787120

申请日：2010-05-25

申请人： Shaohua Yang ,  Richard Leo Galbraith ,  Ksenija Lakovic ,  Yuan Xing Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi ,  Bruce A. Wilson

发明人： Shaohua Yang ,  Richard Leo Galbraith ,  Ksenija Lakovic ,  Yuan Xing Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi ,  Bruce A. Wilson

IPC分类号： H03M13/00

CPC分类号： H03M13/45 ,  G11B20/1833 ,  G11B2020/1863 ,  G11B2220/2516 ,  H03M13/098 ,  H03M13/1102 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/256 ,  H03M13/2906 ,  H03M13/2909 ,  H03M13/2945 ,  H03M13/2957 ,  H03M13/3784 ,  H03M13/4146 ,  H03M13/6343

摘要： Two levels of error correction decoding are performed using first and second level decoders. A composite code formed by combining an inner component code and an outer component code can be used to decode the data and correct any errors. Performing two level decoding using a composite code allows the size of the inner parity block to be reduced to a single Reed-Solomon symbol while keeping a good code rate. The first level decoder generates soft information. The soft information can indicate a most likely error event for each possible syndrome value of the inner component code. The soft information can also include error metric values for each of the most likely error events. The second level decoder generates corrected syndrome values based on the soft information using the outer component code. The most likely trellis path that corresponds to the corrected syndrome values is then selected.

摘要翻译： 使用第一和第二级解码器执行两级纠错解码。 可以使用通过组合内部组件代码和外部组件代码形成的组合代码来解码数据并纠正任何错误。 使用复合代码执行两级解码允许内部奇偶校验块的大小减少到单个Reed-Solomon符号，同时保持良好的代码率。 第一级解码器产生软信息。 软信息可以指示内部组件代码的每个可能的综合征值的最可能的错误事件。 软信息还可以包括每个最可能的错误事件的误差度量值。 第二级解码器使用外部分量代码基于软信息生成校正的校正子值。 然后选择对应于校正的综合征值的最可能的网格路径。

公开(公告)号：US07590920B2

公开(公告)日：2009-09-15

申请号：US11198943

申请日：2005-08-05

申请人： Shaohua Yang ,  Mario Blaum ,  Richard Leo Galbraith ,  Ksenija Lakovic ,  Yuan Xing Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi

发明人： Shaohua Yang ,  Mario Blaum ,  Richard Leo Galbraith ,  Ksenija Lakovic ,  Yuan Xing Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi

IPC分类号： H03M13/00

CPC分类号： H03M13/29 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/2903 ,  H03M13/2906

摘要： An error correction encoder inserts redundant parity information into a data stream to improve system reliability. The encoder can generate the redundant parity information using a composite code. Dummy bits are inserted into the data stream in locations reserved for parity information generated by subsequent encoding. The error correction code can have a uniform or a non-uniform span. The span corresponds to consecutive channel bits that are within a single block of a smaller parity code that is used to form a composite code. The span lengths can be variant across the whole codeword by inserting dummy bits in less than all of the spans.

摘要翻译： 纠错编码器将冗余奇偶校验信息插入到数据流中，以提高系统的可靠性。 编码器可以使用复合代码生成冗余奇偶校验信息。 在由后续编码生成的奇偶校验信息保留的位置中将虚拟位插入到数据流中。 纠错码可以具有均匀或不均匀的间距。 该跨度对应于用于形成复合代码的较小奇偶码的单个块内的连续通道位。 跨越整个码字的跨度长度可以通过在少于所有跨度的位置插入虚拟位而变化。

公开(公告)号：US20070044006A1

公开(公告)日：2007-02-22

申请号：US11198945

申请日：2005-08-05

申请人： Shaohua Yang ,  Richard Galbraith ,  Ksenija Lakovic ,  Yuan Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi ,  Bruce Wilson

发明人： Shaohua Yang ,  Richard Galbraith ,  Ksenija Lakovic ,  Yuan Lee ,  Travis Oenning ,  Jongseung Park ,  Hideki Sawaguchi ,  Bruce Wilson

IPC分类号： H03M13/00

CPC分类号： H03M13/45 ,  G11B20/1833 ,  G11B2020/1863 ,  G11B2220/2516 ,  H03M13/098 ,  H03M13/1102 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/256 ,  H03M13/2906 ,  H03M13/2909 ,  H03M13/2945 ,  H03M13/2957 ,  H03M13/3784 ,  H03M13/4146 ,  H03M13/6343

摘要： Two levels of error correction decoding are performed using first and second level decoders. A composite code formed by combining an inner component code and an outer component code can be used to decode the data and correct any errors. Performing two level decoding using a composite code allows the size of the inner parity block to be reduced to a single Reed-Solomon symbol while keeping a good code rate. The first level decoder generates soft information. The soft information can indicate a most likely error event for each possible syndrome value of the inner component code. The soft information can also include error metric values for each of the most likely error events. The second level decoder generates corrected syndrome values based on the soft information using the outer component code. The most likely trellis path that corresponds to the corrected syndrome values is then selected.

摘要翻译： 使用第一和第二级解码器执行两级纠错解码。 可以使用通过组合内部组件代码和外部组件代码形成的组合代码来解码数据并纠正任何错误。 使用复合代码执行两级解码允许内部奇偶校验块的大小减少到单个Reed-Solomon符号，同时保持良好的代码率。 第一级解码器产生软信息。 软信息可以指示内部组件代码的每个可能的综合征值的最可能的错误事件。 软信息还可以包括每个最可能的错误事件的误差度量值。 第二级解码器使用外部分量代码基于软信息生成校正的校正子值。 然后选择对应于校正的综合征值的最可能的网格路径。