利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.029 秒)

    Decoupled scalar/vector computer architecture system and method
    1.
    发明授权
    Decoupled scalar/vector computer architecture system and method 有权
    去耦标量/矢量计算机架构系统及方法

    公开(公告)号：US07334110B1

    公开(公告)日：2008-02-19

    申请号：US10643586

    申请日：2003-08-18

    申请人： Gregory J. Faanes ,  Steven L. Scott ,  Eric P. Lundberg ,  William T. Moore, Jr. ,  Timothy J. Johnson

    发明人： Gregory J. Faanes ,  Steven L. Scott ,  Eric P. Lundberg ,  William T. Moore, Jr. ,  Timothy J. Johnson

    IPC分类号： G06F9/38

    CPC分类号： G06F9/3885 ,  G06F9/30036 ,  G06F9/30145 ,  G06F9/3802 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3842 ,  G06F9/3853 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3867

    摘要： In a computer system having a scalar processing unit and a vector processing unit, wherein the vector processing unit includes a vector dispatch unit, a system and method of decoupling operation of the scalar processing unit from that of the vector processing unit, the method comprising sending a vector instruction from the scalar processing unit to the vector dispatch unit, wherein sending includes marking the vector instruction as complete if the vector instruction is not a vector memory instruction and if the vector instruction does not require scalar operands, reading a scalar operand, wherein reading includes transferring the scalar operand from the scalar processing unit to the vector dispatch unit, predispatching the vector instruction within the vector dispatch unit if the vector instruction is scalar committed, dispatching the predispatched vector instruction if all required operands are ready, and executing the dispatched vector instruction as a function of the scalar operand.

    摘要翻译： 在具有标量处理单元和向量处理单元的计算机系统中，其中矢量处理单元包括矢量调度单元，将标量处理单元与矢量处理单元的操作分离的系统和方法，所述方法包括发送 从标量处理单元到矢量调度单元的向量指令，其中如果向量指令不是向量存储器指令，并且如果该向量指令不需要标量操作数，读取标量操作数，则发送包括将该向量指令标记为完成，其中， 读取包括将标量操作数从标量处理单元传送到向量调度单元，如果向量指令是标量提交的，则在向量调度单元内预分配向量指令，如果所有需要的操作数都准备就调度预分配向量指令，并执行调度 向量指令作为标量操作数的函数 。

    HIERARCHICAL SHARED SEMAPHORE REGISTERS
    3.
    发明申请
    HIERARCHICAL SHARED SEMAPHORE REGISTERS 审中-公开
    分层分析仪

    公开(公告)号：US20100115236A1

    公开(公告)日：2010-05-06

    申请号：US12263305

    申请日：2008-10-31

    申请人： Abdulla Bataineh ,  James Robert Kohn ,  Eric P. Lundberg ,  Timothy J. Johnson ,  Thomas L. Court ,  Gregory J. Faanes ,  Steven L. Scott

    发明人： Abdulla Bataineh ,  James Robert Kohn ,  Eric P. Lundberg ,  Timothy J. Johnson ,  Thomas L. Court ,  Gregory J. Faanes ,  Steven L. Scott

    IPC分类号： G06F15/76 ,  G06F9/06

    CPC分类号： G06F9/30101 ,  G06F9/52

    摘要： A multiprocessor computer system having a plurality of processing elements comprises one or more core-level hierarchical shared semaphore registers, wherein each core-level hierarchical shared semaphore register is coupled to a different processor core. Each hierarchical shared semaphore register is writable to each of a plurality of streams executing on the coupled processor core. One or more chip-level hierarchical shared semaphore registers are also coupled to plurality of processor cores, each chip-level hierarchical shared semaphore register writable to each of the plurality of processor cores.

    摘要翻译： 具有多个处理元件的多处理器计算机系统包括一个或多个核心级别分层共享信号量寄存器，其中每个核心级别分层共享信号量寄存器耦合到不同的处理器核心。 每个分层共享信号量寄存器对于在耦合的处理器核上执行的多个流中的每一个是可写的。 一个或多个芯片级别分层共享信号量寄存器也耦合到多个处理器核，每个芯片级分级共享信号量寄存器可写入多个处理器核心中的每一个。

    LARGE INTEGER SUPPORT IN VECTOR OPERATIONS
    6.
    发明申请
    LARGE INTEGER SUPPORT IN VECTOR OPERATIONS 审中-公开
    大量整数支持向量运算

    公开(公告)号：US20100115232A1

    公开(公告)日：2010-05-06

    申请号：US12263313

    申请日：2008-10-31

    申请人： Timothy J. Johnson ,  Eric P. Lundberg ,  Michael Parker ,  Gregory J. Faanes

    发明人： Timothy J. Johnson ,  Eric P. Lundberg ,  Michael Parker ,  Gregory J. Faanes

    IPC分类号： G06F9/302 ,  G06F15/76

    CPC分类号： G06F7/505 ,  G06F9/30036 ,  G06F9/30109 ,  G06F2207/382

    摘要： A vector processor or vector processing computer has a first vector register operable to store two or more vector elements that together comprise a single first large integer and a second vector register operable to store two or more vector elements that together comprise a single second large integer. An adder having a carry-in bit is operable to add the large integer in the first vector register to the large integer in the second vector register by using the carry-in bit to add sequential elements of the vector registers.

    摘要翻译： 向量处理器或向量处理计算机具有可操作以存储两个或更多个向量元素的第一向量寄存器，所述向量元素一起包括单个第一大整数和第二向量寄存器，该第一向量寄存器可操作以存储两个或多个向量元素，所述两个或更多个向量元 具有进位位的加法器可操作以通过使用进位位将第一向量寄存器中的大整数加到第二向量寄存器中的大整数，以添加向量寄存器的顺序元件。

    VECTOR ATOMIC MEMORY OPERATIONS
    7.
    发明申请
    VECTOR ATOMIC MEMORY OPERATIONS 审中-公开
    矢量原子记忆操作

    公开(公告)号：US20090138680A1

    公开(公告)日：2009-05-28

    申请号：US11946490

    申请日：2007-11-28

    申请人： Timothy J. Johnson ,  Gregory J. Faanes

    发明人： Timothy J. Johnson ,  Gregory J. Faanes

    IPC分类号： G06F9/30

    CPC分类号： G06F9/3001 ,  G06F9/30029 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3861

    摘要： A processor is operable to execute one or more vector atomic memory operations. A further embodiment provides support for atomic memory operations in a memory manger, which is operable to process atomic memory operations and to return a completion notification or a result.

    摘要翻译： 处理器可操作以执行一个或多个向量原子存储器操作。 另一实施例提供对存储器管理器中的原子存储器操作的支持，其可操作以处理原子存储器操作并返回完成通知或结果。