利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.016 秒)

    SEMICONDUCTOR DEVICE
    1.
    发明申请
    SEMICONDUCTOR DEVICE 有权
    半导体器件

    公开(公告)号：US20120161211A1

    公开(公告)日：2012-06-28

    申请号：US13327960

    申请日：2011-12-16

    申请人： Hajin LIM ,  Moonhan Park ,  Jinho Do ,  Moonkyun Song

    发明人： Hajin LIM ,  Moonhan Park ,  Jinho Do ,  Moonkyun Song

    IPC分类号： H01L29/78

    CPC分类号： H01L29/1054 ,  H01L21/2255 ,  H01L21/26506 ,  H01L29/167 ,  H01L29/4966

    摘要： A semiconductor device includes an isolation pattern disposed on a substrate, the isolation pattern defining an active part, a gate pattern crossing the active part on the substrate, the gate pattern including a dielectric pattern and a first conductive pattern, and the dielectric pattern being between the active part and the first conductive pattern, a pair of doping regions in the active part adjacent to side walls of the gate pattern, the gate pattern being between the pair of doping regions, and a diffusion barrier element injection region disposed in an upper region of the active part.

    摘要翻译： 半导体器件包括设置在衬底上的隔离图案，隔离图案限定有源部分，栅极图案与衬底上的有源部分交叉，栅极图案包括电介质图案和第一导电图案，并且介电图案介于 所述有源部分和所述第一导电图案，所述有源部分中邻近所述栅极图案的侧壁的一对掺杂区域，所述栅极图案位于所述一对掺杂区域之间，以及设置在所述上​​部区域中的扩散阻挡层注入区域 的活跃部分。

    Semiconductor device having diffusion barrier element injection region
    2.
    发明授权
    Semiconductor device having diffusion barrier element injection region 有权
    具有扩散势垒元件注入区域的半导体器件

    公开(公告)号：US08735951B2

    公开(公告)日：2014-05-27

    申请号：US13327960

    申请日：2011-12-16

    申请人： Hajin Lim ,  Moonhan Park ,  Jinho Do ,  Moonkyun Song

    发明人： Hajin Lim ,  Moonhan Park ,  Jinho Do ,  Moonkyun Song

    IPC分类号： H01L29/78

    CPC分类号： H01L29/1054 ,  H01L21/2255 ,  H01L21/26506 ,  H01L29/167 ,  H01L29/4966

    摘要： A semiconductor device includes an isolation pattern disposed on a substrate, the isolation pattern defining an active part, a gate pattern crossing the active part on the substrate, the gate pattern including a dielectric pattern and a first conductive pattern, and the dielectric pattern being between the active part and the first conductive pattern, a pair of doping regions in the active part adjacent to side walls of the gate pattern, the gate pattern being between the pair of doping regions, and a diffusion barrier element injection region disposed in an upper region of the active part.

    摘要翻译： 半导体器件包括设置在衬底上的隔离图案，隔离图案限定有源部分，栅极图案与衬底上的有源部分交叉，栅极图案包括电介质图案和第一导电图案，并且介电图案介于 所述有源部分和所述第一导电图案，所述有源部分中邻近所述栅极图案的侧壁的一对掺杂区域，所述栅极图案位于所述一对掺杂区域之间，以及设置在所述上​​部区域中的扩散阻挡层注入区域 的活跃部分。

    Semiconductor devices including MOS transistors having an optimized channel region and methods of fabricating the same
    6.
    发明授权
    Semiconductor devices including MOS transistors having an optimized channel region and methods of fabricating the same 有权
    包括具有优化沟道区的MOS晶体管的半导体器件及其制造方法

    公开(公告)号：US08575705B2

    公开(公告)日：2013-11-05

    申请号：US12964173

    申请日：2010-12-09

    申请人： Hajin Lim ,  Myungsun Kim ,  Hoi Sung Chung ,  Jinho Do ,  Weonhong Kim ,  Moonkyun Song ,  Dae-Kwon Joo

    发明人： Hajin Lim ,  Myungsun Kim ,  Hoi Sung Chung ,  Jinho Do ,  Weonhong Kim ,  Moonkyun Song ,  Dae-Kwon Joo

    IPC分类号： H01L21/70

    CPC分类号： H01L21/823807 ,  H01L29/1037 ,  H01L29/1054 ,  H01L29/66651 ,  H01L29/78

    摘要： A semiconductor device, including a device isolation layer arranged on a predetermined region of a semiconductor substrate to define an active region, the active region including a central top surface of a (100) crystal plane and an inclined edge surface extending from the central top surface to the device isolation layer, a semiconductor pattern covering the central top surface and the inclined edge surface of the active region, the semiconductor pattern including a flat top surface of a (100) crystal plane that is parallel with the central top surface of the active region and a sidewall that is substantially perpendicular to the flat top surface, and a gate pattern overlapping the semiconductor pattern.

    摘要翻译： 一种半导体器件，包括布置在半导体衬底的预定区域上以限定有源区的器件隔离层，所述有源区包括（100）晶面的中心顶表面和从中心顶表面延伸的倾斜边缘表面 到所述器件隔离层，覆盖所述有源区的中心顶表面和倾斜边缘表面的半导体图案，所述半导体图案包括与所述有源区的中心顶表面平行的（100）晶面的平坦顶表面 区域和基本上垂直于平坦顶表面的侧壁以及与半导体图案重叠的栅极图案。