利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

317 条记录 (耗时 0.033 秒)

    Polysilicon plug bipolar transistor for phase change memory
    2.
    发明授权
    Polysilicon plug bipolar transistor for phase change memory 有权
    用于相变存储器的多晶硅插头双极晶体管

    公开(公告)号：US08237144B2

    公开(公告)日：2012-08-07

    申请号：US13252152

    申请日：2011-10-03

    申请人： Hsiang-Lan Lung ,  Erh-Kun Lai ,  Bipin Rajendran ,  Chung H. Lam

    发明人： Hsiang-Lan Lung ,  Erh-Kun Lai ,  Bipin Rajendran ,  Chung H. Lam

    IPC分类号： H01L29/02

    CPC分类号： H01L45/04 ,  G11C13/0004 ,  H01L27/1026 ,  H01L27/2445 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675 ,  H01L45/1683

    摘要： Memory devices and methods for manufacturing are described herein. A memory device described herein includes a plurality of memory cells. Memory cells in the plurality of memory cells comprise respective bipolar junction transistors and memory elements. The bipolar junction transistors are arranged in a common collector configuration and include an emitter comprising doped polysilicon having a first conductivity type, the emitter contacting a corresponding word line in a plurality of word lines to define a pn junction. The bipolar junction transistors include a portion of the corresponding word line underlying the emitter acting as a base, and a collector comprising a portion of the single-crystalline substrate underlying the base.

    摘要翻译： 本文描述了存储器件和制造方法。 本文描述的存储器件包括多个存储器单元。 多个存储单元中的存储单元包括相应的双极结型晶体管和存储元件。 双极结晶体管被布置成共同的集电极配置，并且包括发射器，其包括具有第一导电类型的掺杂多晶硅，发射极接触多个字线中的对应字线以限定pn结。 双极结晶体管包括作为基极的发射极下面的相应字线的一部分，以及包含基底下方的单晶衬底的一部分的集电极。

    Polysilicon Plug Bipolar Transistor For Phase Change Memory
    3.
    发明申请
    Polysilicon Plug Bipolar Transistor For Phase Change Memory 有权
    用于相变存储器的多晶硅插头双极晶体管

    公开(公告)号：US20120018845A1

    公开(公告)日：2012-01-26

    申请号：US13252152

    申请日：2011-10-03

    申请人： Hsiang-Lan Lung ,  Erh-Kun Lai ,  Bipin Rajendran ,  Chung H. Lam

    发明人： Hsiang-Lan Lung ,  Erh-Kun Lai ,  Bipin Rajendran ,  Chung H. Lam

    IPC分类号： H01L29/73

    CPC分类号： H01L45/04 ,  G11C13/0004 ,  H01L27/1026 ,  H01L27/2445 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675 ,  H01L45/1683

    摘要： Memory devices and methods for manufacturing are described herein. A memory device described herein includes a plurality of memory cells. Memory cells in the plurality of memory cells comprise respective bipolar junction transistors and memory elements. The bipolar junction transistors are arranged in a common collector configuration and include an emitter comprising doped polysilicon having a first conductivity type, the emitter contacting a corresponding word line in a plurality of word lines to define a pn junction. The bipolar junction transistors include a portion of the corresponding word line underlying the emitter acting as a base, and a collector comprising a portion of the single-crystalline substrate underlying the base.

    摘要翻译： 本文描述了存储器件和制造方法。 本文描述的存储器件包括多个存储器单元。 多个存储单元中的存储单元包括相应的双极结型晶体管和存储元件。 双极结晶体管被布置成共同的集电极配置，并且包括发射器，其包括具有第一导电类型的掺杂多晶硅，发射极接触多个字线中的对应字线以限定pn结。 双极结晶体管包括作为基极的发射极下面的相应字线的一部分，以及包含基底下方的单晶衬底的一部分的集电极。

    Polysilicon plug bipolar transistor for phase change memory
    6.
    发明授权
    Polysilicon plug bipolar transistor for phase change memory 有权
    用于相变存储器的多晶硅插头双极晶体管

    公开(公告)号：US08030635B2

    公开(公告)日：2011-10-04

    申请号：US12353219

    申请日：2009-01-13

    申请人： Hsiang-Lan Lung ,  Erh-Kun Lai ,  Bipin Rajendran ,  Chung Hon Lam

    发明人： Hsiang-Lan Lung ,  Erh-Kun Lai ,  Bipin Rajendran ,  Chung Hon Lam

    IPC分类号： H01L29/02

    CPC分类号： H01L45/04 ,  G11C13/0004 ,  H01L27/1026 ,  H01L27/2445 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675 ,  H01L45/1683

    摘要： Memory devices and methods for manufacturing are described herein. A memory device described herein includes a plurality of memory cells. Memory cells in the plurality of memory cells comprise respective bipolar junction transistors and memory elements. The bipolar junction transistors are arranged in a common collector configuration and include an emitter comprising doped polysilicon having a first conductivity type, the emitter contacting a corresponding word line in a plurality of word lines to define a pn junction. The bipolar junction transistors include a portion of the corresponding word line underlying the emitter acting as a base, and a collector comprising a portion of the single-crystalline substrate underlying the base.

    摘要翻译： 本文描述了存储器件和制造方法。 本文描述的存储器件包括多个存储器单元。 多个存储单元中的存储单元包括相应的双极结型晶体管和存储元件。 双极结晶体管被布置成共同的集电极配置，并且包括发射器，其包括具有第一导电类型的掺杂多晶硅，发射极与多个字线中的对应字线接触以限定pn结。 双极结晶体管包括作为基极的发射极下面的相应字线的一部分，以及包含基底下方的单晶衬底的一部分的集电极。

    Self-aligned bit line under word line memory array
    7.
    发明授权
    Self-aligned bit line under word line memory array 有权
    字线内存阵列下的自对准位线

    公开(公告)号：US08310864B2

    公开(公告)日：2012-11-13

    申请号：US12815680

    申请日：2010-06-15

    申请人： Hsiang-Lan Lung ,  Chung H Lam ,  Erh-Kun Lai ,  Matthew J. Breitwisch

    发明人： Hsiang-Lan Lung ,  Chung H Lam ,  Erh-Kun Lai ,  Matthew J. Breitwisch

    IPC分类号： G11C11/00

    CPC分类号： H01L27/2454 ,  H01L27/2445 ,  H01L27/2472 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148

    摘要： A memory device is described that comprises a plurality of bit lines and an array of vertical transistors arranged on the plurality of bit lines. A plurality of word lines is formed along rows of vertical transistors in the array which comprise thin film sidewalls of word line material and arranged so that the thin film sidewalls merge in the row direction, and do not merge in the column direction, to form word lines. The word lines provide “surrounding gate” structures for embodiments in which the vertical transistors are field effect transistors. Memory elements are formed in electrical communication with the vertical transistors. A fully self-aligned process is provided in which the word lines and memory elements are aligned with the vertical transistors without additional patterning steps.

    摘要翻译： 描述了包括多个位线和布置在多个位线上的垂直晶体管阵列的存储器件。 多个字线沿阵列中的垂直晶体管行形成，其中包括字线材料的薄膜侧壁，并且布置成使得薄膜侧壁在行方向上合并，并且不在列方向上合并，以形成字 线条。 对于其中垂直晶体管是场效应晶体管的实施例，字线提供周围的栅极结构。 存储元件形成为与垂直晶体管电连通。 提供了完全自对准的工艺，其中字线和存储元件与垂直晶体管对准，而没有额外的图案化步骤。

    Phase Change Memory Cells Having Vertical Channel Access Transistor and Memory Plane
    8.
    发明申请
    Phase Change Memory Cells Having Vertical Channel Access Transistor and Memory Plane 有权
    具有垂直通道访问晶体管和存储器平面的相变存储单元

    公开(公告)号：US20100295009A1

    公开(公告)日：2010-11-25

    申请号：US12471287

    申请日：2009-05-22

    申请人： Hsiang-Lan Lung ,  Chung H. Lam ,  Ming-Hsiu Lee ,  Bipin Rajendran

    发明人： Hsiang-Lan Lung ,  Chung H. Lam ,  Ming-Hsiu Lee ,  Bipin Rajendran

    IPC分类号： H01L47/00 ,  H01L21/00

    CPC分类号： H01L27/101 ,  G11C13/0004 ,  H01L27/2454 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1625 ,  H01L45/1641 ,  H01L45/1675 ,  H01L45/1683

    摘要： Memory devices are described along with methods for manufacturing. A memory device as described herein comprises a plurality of word lines overlying a plurality of bit lines, and a plurality of field effect transistors. Field effect transistors in the plurality of field effect transistors comprises a first terminal electrically coupled to a corresponding bit line in the plurality of bit lines, a second terminal overlying the first terminal, and a channel region separating the first and second terminals and adjacent a corresponding word line in the plurality of word lines. The corresponding word line acts as the gate of the field effect transistor. A dielectric separates the corresponding word line from the channel region. A memory plane comprises programmable resistance memory material electrically coupled to respective second terminals of the field effect transistors, and conductive material on the programmable resistance memory material and coupled to a common voltage.

    摘要翻译： 描述存储器件以及制造方法。 如本文所述的存储器件包括覆盖多个位线的多个字线和多个场效应晶体管。 多个场效应晶体管中的场效应晶体管包括电耦合到多个位线中的对应位线的第一端子，覆盖第一端子的第二端子和分离第一和第二端子并且相邻 多行字线中的字线。 相应的字线用作场效应晶体管的栅极。 电介质将对应的字线与沟道区分开。 存储器平面包括电耦合到场效应晶体管的相应第二端子的可编程电阻存储器材料，以及可编程电阻存储器材料上的导体材料并耦合到公共电压。