公开(公告)号：US09318608B1

公开(公告)日：2016-04-19

申请号：US14499493

申请日：2014-09-29

申请人： International Business Machines Corporation

发明人： Eric C. T. Harley ,  Judson R. Holt ,  Yue Ke ,  Timothy J. McArdle ,  Shogo Mochizuki ,  Alexander Reznicek

IPC分类号： H01L21/3065 ,  H01L29/78 ,  H01L29/66 ,  H01L29/08 ,  H01L29/06

CPC分类号： H01L27/1211 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： The present invention relates generally to semiconductor devices and more particularly, to a structure and method of forming an abrupt junction in the channel regions of high density technologies, such as tight pitch FinFET devices, using recessed source-drain (S-D) regions and annealing techniques. In an embodiment, a faceted buffer layer, deposited before the S-D region is formed, may be used to control the profile and dopant concentration of the junction under the channel. In another embodiment, the profile and dopant concentration of the junction may be controlled via a dopant concentration gradient in the S-D region.

摘要翻译： 本发明一般涉及半导体器件，更具体地说，涉及在高密度技术的沟道区域中形成突变结的结构和方法，例如使用凹陷源极 - 漏极（SD）区域和退火技术的紧密节距FinFET器件 。 在一个实施例中，在形成S-D区之前沉积的刻面缓冲层可用于控制沟道下面的结的轮廓和掺杂剂浓度。 在另一个实施例中，可以通过S-D区域中的掺杂剂浓度梯度来控制结的轮廓和掺杂剂浓度。

公开(公告)号：US20130134444A1

公开(公告)日：2013-05-30

申请号：US13751778

申请日：2013-01-28

申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION

发明人： Thomas N. Adam ,  Stephen W. Bedell ,  Abhishek Dube ,  Eric C. T. Harley ,  Judson R. Holt ,  Alexander Reznicek ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Matthew W. Stoker ,  Keith H. Tabakman

IPC分类号： H01L29/78

CPC分类号： H01L29/78 ,  H01L21/28525 ,  H01L21/76805 ,  H01L21/76877 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823871 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： An embedded, strained epitaxial semiconductor material, i.e., an embedded stressor element, is formed at the footprint of at least one pre-fabricated field effect transistor that includes at least a patterned gate stack, a source region and a drain region. As a result, the metastability of the embedded, strained epitaxial semiconductor material is preserved and implant and anneal based relaxation mechanisms are avoided since the implants and anneals are performed prior to forming the embedded, strained epitaxial semiconductor material.

摘要翻译： 在至少一个预制的场效应晶体管的覆盖区上形成嵌入的应变外延半导体材料，即嵌入的应力元件，该至少一个预制的场效应晶体管至少包括图案化的栅叠层，源极区和漏极区。 结果，保留嵌入的应变外延半导体材料的亚稳态，并且避免基于植入和退火的松弛机制，因为在形成嵌入的应变外延半导体材料之前执行注入和退火。

公开(公告)号：US20160093740A1

公开(公告)日：2016-03-31

申请号：US14499493

申请日：2014-09-29

申请人： International Business Machines Corporation

发明人： Eric C. T. Harley ,  Judson R. Holt ,  Yue Ke ,  Timothy J. McArdle ,  Shogo Mochizuki ,  Alexander Reznicek

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/66 ,  H01L21/3065

CPC分类号： H01L27/1211 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： The present invention relates generally to semiconductor devices and more particularly, to a structure and method of forming an abrupt junction in the channel regions of high density technologies, such as tight pitch FinFET devices, using recessed source-drain (S-D) regions and annealing techniques. In an embodiment, a faceted buffer layer, deposited before the S-D region is formed, may be used to control the profile and dopant concentration of the junction under the channel. In another embodiment, the profile and dopant concentration of the junction may be controlled via a dopant concentration gradient in the S-D region.

摘要翻译： 本发明一般涉及半导体器件，更具体地说，涉及在高密度技术的沟道区域中形成突变结的结构和方法，例如使用凹陷源极 - 漏极（SD）区域和退火技术的紧密节距FinFET器件 。 在一个实施例中，在形成S-D区之前沉积的刻面缓冲层可用于控制沟道下面的结的轮廓和掺杂剂浓度。 在另一个实施例中，可以通过S-D区域中的掺杂剂浓度梯度来控制结的轮廓和掺杂剂浓度。

公开(公告)号：US20160093720A1

公开(公告)日：2016-03-31

申请号：US14499356

申请日：2014-09-29

申请人： International Business Machines Corporation

发明人： Michael P. Chudzik ,  Brian J. Greene ,  Eric C. T. Harley ,  Judson R. Holt ,  Yue Ke ,  Rishikesh Krishnan ,  Renee T. Mo ,  Yinxiao Yang

IPC分类号： H01L29/66 ,  H01L21/311 ,  H01L21/02 ,  H01L21/306

CPC分类号： H01L29/66795 ,  H01L29/7848

摘要： A method for producing a semiconductor structure, as well as a semiconductor structure, that uses a partial removal of an insulating layer around a semiconductor fin, and subsequently epitaxially growing an additional semiconductor material in the exposed regions, while maintaining the shape of the fin with the insulating layer.

摘要翻译： 一种用于制造半导体结构的方法以及半导体结构，其使用半导体鳍周围的绝缘层的部分去除，并且随后在暴露区域中外延生长另外的半导体材料，同时保持鳍的形状，同时保持鳍的形状 绝缘层。