利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

7 条记录 (耗时 0.011 秒)

    Method of etching adjacent layers
    1.
    发明授权
    Method of etching adjacent layers 失效
    蚀刻相邻层的方法

    公开(公告)号：US5773368A

    公开(公告)日：1998-06-30

    申请号：US599457

    申请日：1996-01-22

    申请人： John D. Moran

    发明人： John D. Moran

    IPC分类号： F24C7/08 ,  G04G15/00 ,  G07C9/00 ,  H01L21/70

    CPC分类号： G07C9/00142 ,  F24C7/08 ,  G04G15/006 ,  H01H2223/016 ,  H01H2223/026 ,  Y10T307/477 ,  Y10T307/74 ,  Y10T307/766 ,  Y10T307/937 ,  Y10T307/97

    摘要： A method of manufacturing a semiconductor component includes sputtering a first metal layer (16) over a substrate (11), sputtering a second metal layer (17) over the first metal layer (16), selectively etching the second metal layer (17) versus the first metal layer (16), selectively etching the first metal layer (16) versus the second metal layer (17), and thereafter, selectively re-etching the second metal layer (17) versus the first metal layer (16).

    摘要翻译： 一种制造半导体部件的方法包括在衬底（11）上溅射第一金属层（16），在第一金属层（16）上溅射第二金属层（17），选择性地蚀刻第二金属层（17）相对于 所述第一金属层（16）选择性地蚀刻所述第一金属层（16）相对于所述第二金属层（17），然后相对于所述第一金属层（16）选择性地再蚀刻所述第二金属层（17）。

    Method for manufacturing semiconductor rectifier
    4.
    发明授权
    Method for manufacturing semiconductor rectifier 失效
    制造半导体整流器的方法

    公开(公告)号：US4977107A

    公开(公告)日：1990-12-11

    申请号：US397206

    申请日：1989-08-23

    申请人： John D. Moran

    发明人： John D. Moran

    IPC分类号： H01L21/329 ,  H01L23/31 ,  H01L29/06

    CPC分类号： H01L29/66136 ,  H01L23/3178 ,  H01L23/3185 ,  H01L29/0661 ,  H01L2924/0002

    摘要： Rectifiers of excellent characteristics may be more economically fabricated by a process in which a cavity is first etched in a non-epitaxial semiconductor wafer to a depth in the range of typically 15-25 percent of the initial wafer thickness. Simultaneous diffusion of N and P type dopants is used to provide (for an N type substrate) a P+ region in the bottom of the cavity and surrounding surface, and an N+ region on the opposite face of the wafer. A mask is then provided in the cavity bottom and the surrounding wafer regions etched to remove the P+ dopant outside the cavity thereby re-exposing the surrounding region of the original N type substrate. The P+ region may be level with or protrude slightly from the substrate surface. The junction formed between the P+ region in the cavity bottom and the N type substrate has a gradual contour where it intersects the surface thereby providing a more favorable field distribution. Passivation and metallization are provided in the conventional manner. The resulting devices may be fabricated in very thin wafers without significant mechanical breakage loss.

    摘要翻译： 具有优异特性的整流器可以通过以下方法来更经济地制造，其中腔在非外延半导体晶片中首先被蚀刻到通常为初始晶片厚度的15-25％范围内的深度。 使用N和P型掺杂剂的同时扩散来在空腔和周围表面的底部提供（对于N型衬底）P +区域和在晶片的相对面上的N +区域。 然后在空腔底部提供掩模，并且蚀刻周围的晶片区域以去除腔外的P +掺杂物，从而再次暴露原始N型衬底的周围区域。 P +区域可以与衬底表面水平或略微突出。 在空腔底部的P +区域和N型基底之间形成的接合部具有与表面相交的渐变轮廓，从而提供更有利的场分布。 钝化和金属化以常规方式提供。 所得到的器件可以制造在非常薄的晶片上，而没有显着的机械破损损失。

    Schottky diode and method of manufacture
    5.
    发明授权
    Schottky diode and method of manufacture 有权
    肖特基二极管及其制造方法

    公开(公告)号：US07820473B2

    公开(公告)日：2010-10-26

    申请号：US11084524

    申请日：2005-03-21

    申请人： Linghui Chen ,  Blanca Estela Kruse ,  Mark Duskin ,  John D. Moran

    发明人： Linghui Chen ,  Blanca Estela Kruse ,  Mark Duskin ,  John D. Moran

    IPC分类号： H01L21/00

    CPC分类号： H01L29/0692 ,  H01L29/66143 ,  H01L29/872

    摘要： A Schottky diode capable of sustaining a voltage of greater than about 250 volts and a method for its manufacture. An epitaxial layer of N-type conductivity is disposed on a semiconductor substrate of N-type conductivity. A guard ring of P-type conductivity extends into the epitaxial layer from its surface. A stacked structure is formed on a portion of the guard ring and a portion of the epitaxial layer. The stacked structure includes a layer of semi-insulating semiconductor material disposed on a layer of dielectric material. A first metal layer is formed on the portion of the epitaxial layer adjacent a first side of the stacked structure and on a first portion of the stacked structure. A second metal layer is formed on the portion of the epitaxial layer adjacent a second side of the stacked structure and on a second portion of the stacked structure.

    摘要翻译： 能够维持大于约250伏的电压的肖特基二极管及其制造方法。 N型导电性的外延层配置在N型导电性的半导体基板上。 P型导电保护环从其表面延伸到外延层中。 在保护环的一部分和外延层的一部分上形成层叠结构。 堆叠结构包括设置在电介质材料层上的半绝缘半导体材料层。 第一金属层形成在邻近层叠结构的第一侧的外延层的部分上，并且在堆叠结构的第一部分上。 第二金属层形成在与层叠结构的第二侧相邻的外延层的部分上并且在堆叠结构的第二部分上。

    Method for forming semiconductor contacts by electroless plating
    6.
    发明授权
    Method for forming semiconductor contacts by electroless plating 失效
    通过无电镀形成半导体触点的方法

    公开(公告)号：US5075259A

    公开(公告)日：1991-12-24

    申请号：US396713

    申请日：1989-08-22

    申请人： John D. Moran

    发明人： John D. Moran

    IPC分类号： H01L21/288

    CPC分类号： H01L21/288

    摘要： Semiconductor device structures having very smooth surfaces and very high doping levels of opposite types present on the same wafer may be plated in the same electroless plating bath without differentiation between the N and P regions or rough and smooth surface regions. This is achieved by a pre-treatment involving coating the wafer surface with a metal salt (e.g., NiCl in glycol and water) and reducing the metal salt in an oxygen free atmosphere (e.g., hydrogen) at a temperature (e.g., >300.degree. C. for Si) sufficient to promote formation of an intermetallic between the reduced metal and the semiconductor substrate. This provides very uniform and effective nucleation sites for the subsequent electroless plating process irrespective of the smoothness, doping type and doping density of the semiconductor surface.

    摘要翻译： 存在于相同晶片上的具有非常平滑表面和相当类型的非常高的掺杂水平的半导体器件结构可以镀在相同的无电镀浴中，而不会在N区和P区之​​间或粗糙和光滑的表面区域分化。 这通过预处理来实现，其包括用金属盐（例如，在二醇和水中的NiCl）涂覆晶片表面，并在温度（例如> 300℃）下在无氧气氛（例如氢）中还原金属盐 足以促进还原金属和半导体衬底之间的金属间化合物的形成。 这为随后的化学镀处理提供了非常均匀和有效的成核位点，而与半导体表面的平滑度，掺杂类型和掺杂密度无关。

    Thermo timer
    7.
    发明授权
    Thermo timer 失效
    热定时器

    公开(公告)号：US3967502A

    公开(公告)日：1976-07-06

    申请号：US503656

    申请日：1974-09-06

    申请人： John D. Moran

    发明人： John D. Moran

    IPC分类号： G01K1/14 ,  G01K1/16

    CPC分类号： G01K1/14

    摘要： A thermal timing device formed by a meat thermometer provided with a removable heat insulating shroud or jacket. The meat thermometer may be used in the usual fashion without the jacket to indicate the extent to which meat is roasted. With the jacket in place on the thermometer, the timing device may then be used for controlling other cooking processes such as broiling, baking, deep fat frying, and boiling.

    摘要翻译： 由肉温度计形成的热定时装置，其配备有可移除的绝热护罩或护套。 肉类温度计可以以通常的方式使用，而不需要夹克来表示烤肉的程度。 随着夹套到温度计上，定时装置可以用于控制其他烹饪过程，例如烘烤，烘烤，深层油炸和煮沸。