利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

117 条记录 (耗时 0.031 秒)

    SYMMETRIC CAPACITOR STRUCTURE
    3.
    发明申请
    SYMMETRIC CAPACITOR STRUCTURE 审中-公开
    对称电容结构

    公开(公告)号：US20080142861A1

    公开(公告)日：2008-06-19

    申请号：US12029748

    申请日：2008-02-12

    申请人： David S. Collins ,  Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    发明人： David S. Collins ,  Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    IPC分类号： H01L29/94

    CPC分类号： H01L27/0805

    摘要： A structure comprising a first doped region, a second doped region, a third doped region, and a first shallow trench isolation structure formed within a substrate. The first doped region comprises a first dopant having a first polarity. The second doped region forms a first electrode of a capacitor. The third doped region forms a second electrode of the capacitor. Each of the second doped region and the third doped region comprises a second dopant having a second polarity. The first shallow trench isolation structure is formed between the second doped region and the third doped region. The capacitor comprises a main capacitance. The structure comprises a first parasitic capacitance and a second parasitic capacitance. The first parasitic capacitance is about equal to the second parasitic capacitance.

    摘要翻译： 一种包括形成在衬底内的第一掺杂区，第二掺杂区，第三掺杂区和第一浅沟槽隔离结构的结构。 第一掺杂区域包括具有第一极性的第一掺杂剂。 第二掺杂区域形成电容器的第一电极。 第三掺杂区域形成电容器的第二电极。 第二掺杂区域和第三掺杂区域中的每一个包括具有第二极性的第二掺杂剂。 第一浅沟槽隔离结构形成在第二掺杂区和第三掺杂区之间。 电容器包括主电容。 该结构包括第一寄生电容和第二寄生电容。 第一寄生电容约等于第二寄生电容。

    Method for symmetric capacitor formation
    4.
    发明授权
    Method for symmetric capacitor formation 有权
    对称电容器形成方法

    公开(公告)号：US07402890B2

    公开(公告)日：2008-07-22

    申请号：US11421774

    申请日：2006-06-02

    申请人： David S. Collins ,  Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    发明人： David S. Collins ,  Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    IPC分类号： H01L29/00

    CPC分类号： H01L27/0805

    摘要： A structure and associated method for forming a structure. The structure comprises a first doped region, a second doped region, a third doped region, and a first shallow trench isolation structure formed within a substrate. The first doped region comprises a first dopant having a first polarity. The second doped region forms a first electrode of a capacitor. The third doped region forms a second electrode of the capacitor. Each of the second doped region and the third doped region comprises a second dopant having a second polarity. The first shallow trench isolation structure is formed between the second doped region and the third doped region. The capacitor comprises a main capacitance. The structure comprises a first parasitic capacitance and a second parasitic capacitance. The first parasitic capacitance is about equal to the second parasitic capacitance.

    摘要翻译： 用于形成结构的结构和相关联的方法。 该结构包括形成在衬底内的第一掺杂区域，第二掺杂区域，第三掺杂区域和第一浅沟槽隔离结构。 第一掺杂区域包括具有第一极性的第一掺杂剂。 第二掺杂区域形成电容器的第一电极。 第三掺杂区域形成电容器的第二电极。 第二掺杂区域和第三掺杂区域中的每一个包括具有第二极性的第二掺杂剂。 第一浅沟槽隔离结构形成在第二掺杂区和第三掺杂区之间。 电容器包括主电容。 该结构包括第一寄生电容和第二寄生电容。 第一寄生电容约等于第二寄生电容。

    On-chip inductor with magnetic core
    5.
    发明授权
    On-chip inductor with magnetic core 有权
    带磁芯的片上电感

    公开(公告)号：US07061359B2

    公开(公告)日：2006-06-13

    申请号：US10604180

    申请日：2003-06-30

    申请人： Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    发明人： Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    IPC分类号： H01F5/00

    CPC分类号： H01F41/046 ,  H01F17/0006 ,  H01L23/5227 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An inductor formed on an integrated circuit chip including one or more inner layers (12) between two or more outer layers (14), inductor metal winding turns (16) included in one or more inner layers (12), and a magnetic material forming the two or more outer layers (14) and the one or more inner layers (12). In one embodiment, the magnetic material is a photoresist paste having magnetic particles. In another embodiment, the magnetic material is a series of magnetic metallic strips (32 and 36) disposed on each of the first and second portions (30 and 34, respectively) of the two or more outer layers (14) and on each of the one or more inner layers (12). The series of magnetic metallic strips on the first and second portions (30, 34) form a grid pattern. Other embodiments include an adjustable controlled compound deposit and control windings with adjustable electrical currents.

    摘要翻译： 形成在集成电路芯片上的电感器，其包括在一个或多个内层（12）中包括的两个或多个外层（14），电感器金属绕组匝（16）之间的一个或多个内层（12） 两个或多个外层（14）和一个或多个内层（12）。 在一个实施例中，磁性材料是具有磁性颗粒的光致抗蚀剂浆料。 在另一个实施例中，磁性材料是一系列设置在两个或多个外层（14）的第一和第二部分（30和34）的每一个上的磁性金属条（32和36） 一个或多个内层（12）。 第一和第二部分（30,34）上的一系列磁性金属条形成网格图案。 其他实施例包括具有可调电流的可调控制的化合物沉积和控制绕组。

    METHOD AND STRUCTURE FOR SYMMETRIC CAPACITOR FORMATION
    6.
    发明申请
    METHOD AND STRUCTURE FOR SYMMETRIC CAPACITOR FORMATION 有权
    对称电容器形成的方法和结构

    公开(公告)号：US20070278618A1

    公开(公告)日：2007-12-06

    申请号：US11421774

    申请日：2006-06-02

    申请人： David S. Collins ,  Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    发明人： David S. Collins ,  Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    IPC分类号： H01L29/00

    CPC分类号： H01L27/0805

    摘要： A structure and associated method for forming a structure. The structure comprises a first doped region, a second doped region, a third doped region, and a first shallow trench isolation structure formed within a substrate. The first doped region comprises a first dopant having a first polarity. The second doped region forms a first electrode of a capacitor. The third doped region forms a second electrode of the capacitor. Each of the second doped region and the third doped region comprises a second dopant having a second polarity. The first shallow trench isolation structure is formed between the second doped region and the third doped region. The capacitor comprises a main capacitance. The structure comprises a first parasitic capacitance and a second parasitic capacitance. The first parasitic capacitance is about equal to the second parasitic capacitance.

    摘要翻译： 用于形成结构的结构和相关联的方法。 该结构包括形成在衬底内的第一掺杂区域，第二掺杂区域，第三掺杂区域和第一浅沟槽隔离结构。 第一掺杂区域包括具有第一极性的第一掺杂剂。 第二掺杂区域形成电容器的第一电极。 第三掺杂区域形成电容器的第二电极。 第二掺杂区域和第三掺杂区域中的每一个包括具有第二极性的第二掺杂剂。 第一浅沟槽隔离结构形成在第二掺杂区和第三掺杂区之间。 电容器包括主电容。 该结构包括第一寄生电容和第二寄生电容。 第一寄生电容约等于第二寄生电容。

    On-chip inductor with magnetic core
    7.
    发明授权
    On-chip inductor with magnetic core 有权
    带磁芯的片上电感

    公开(公告)号：US07271693B2

    公开(公告)日：2007-09-18

    申请号：US11400669

    申请日：2006-04-07

    申请人： Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    发明人： Hanyi Ding ,  Kai Di Feng ,  Zhong-Xiang He ,  Xuefeng Liu

    IPC分类号： H01F5/00

    CPC分类号： H01F41/046 ,  H01F17/0006 ,  H01L23/5227 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An inductor formed on an integrated circuit chip including one or more inner layers between two or more outer layers, inductor metal winding turns included in one or more inner layers, and a magnetic material forming the two or more outer layers and the one or more inner layers. In one embodiment, the magnetic material is a photoresist paste having magnetic particles. In another embodiment, the magnetic material is a series of magnetic metallic strips disposed on each of first and second portions of the two or more outer layers and on each of the one or more inner layers. The series of magnetic metallic strips on the first and second portions form a grid pattern. Other embodiments include an adjustable controlled compound deposit and control windings with adjustable electrical currents.

    摘要翻译： 形成在集成电路芯片上的电感器，其包括在两个或多个外层之间的一个或多个内层，包括在一个或多个内层中的电感器金属绕组匝以及形成两个或更多个外层的磁性材料和一个或多个内层 层。 在一个实施例中，磁性材料是具有磁性颗粒的光致抗蚀剂浆料。 在另一个实施例中，磁性材料是设置在两个或多个外层的第一和第二部分中的每一个上以及一个或多个内层中的每一个上的一系列磁性金属条。 第一和第二部分上的一系列磁性金属条形成网格图案。 其他实施例包括具有可调电流的可调控制的化合物沉积和控制绕组。

    SEMICONDUCTOR STRUCTURE INCLUDING A HIGH PERFORMANCE FET AND A HIGH VOLTAGE FET ON AN SOI SUBSTRATE
    8.
    发明申请
    SEMICONDUCTOR STRUCTURE INCLUDING A HIGH PERFORMANCE FET AND A HIGH VOLTAGE FET ON AN SOI SUBSTRATE 有权
    在SOI衬底上包括高性能FET和高电压FET的半导体结构

    公开(公告)号：US20120132992A1

    公开(公告)日：2012-05-31

    申请号：US13367646

    申请日：2012-02-07

    申请人： Hanyi Ding ,  Kai D. Feng ,  Zhong-Xiang He ,  Zhenrong Jin ,  Xuefeng Liu ,  Yun Shi

    发明人： Hanyi Ding ,  Kai D. Feng ,  Zhong-Xiang He ,  Zhenrong Jin ,  Xuefeng Liu ,  Yun Shi

    IPC分类号： H01L27/12

    CPC分类号： H01L27/088 ,  H01L21/823462 ,  H01L21/823481 ,  H01L27/1207

    摘要： A first field effect transistor includes a gate dielectric and a gate electrode located over a first portion of a top semiconductor layer in a semiconductor-on-insulator (SOI) substrate. A second field effect transistor includes a portion of a buried insulator layer and a source region and a drain region located underneath the buried insulator layer. In one embodiment, the gate electrode of the second field effect transistor is a remaining portion of the top semiconductor layer. In another embodiment, the gate electrode of the second field effect transistor is formed concurrently with the gate electrode of the first field effect transistor by deposition and patterning of a gate electrode layer. The first field effect transistor may be a high performance device and the second field effect transistor may be a high voltage device. A design structure for the semiconductor structure is also provided.

    摘要翻译： 第一场效应晶体管包括栅极电介质和位于绝缘体上半导体（SOI））衬底中顶部半导体层的第一部分上方的栅电极。 第二场效应晶体管包括掩埋绝缘体层的一部分和位于掩埋绝缘体层下方的源区和漏区。 在一个实施例中，第二场效应晶体管的栅电极是顶部半导体层的剩余部分。 在另一个实施例中，第二场效应晶体管的栅极通过栅极电极层的沉积和图案化与第一场效应晶体管的栅电极同时形成。 第一场效应晶体管可以是高性能器件，第二场效应晶体管可以是高电压器件。 还提供了用于半导体结构的设计结构。

    METHOD OF FORMING A HIGH PERFORMANCE FET AND A HIGH VOLTAGE FET ON A SOI SUBSTRATE
    9.
    发明申请
    METHOD OF FORMING A HIGH PERFORMANCE FET AND A HIGH VOLTAGE FET ON A SOI SUBSTRATE 有权
    在SOI衬底上形成高性能FET和高电压FET的方法

    公开(公告)号：US20100035390A1

    公开(公告)日：2010-02-11

    申请号：US12188366

    申请日：2008-08-08

    申请人： Hanyi Ding ,  Kai D. Feng ,  Zhong-Xiang He ,  Zhenrong Jin ,  Xuefeng Liu ,  Yun Shi

    发明人： Hanyi Ding ,  Kai D. Feng ,  Zhong-Xiang He ,  Zhenrong Jin ,  Xuefeng Liu ,  Yun Shi

    IPC分类号： H01L21/84

    CPC分类号： H01L21/84 ,  H01L21/823462 ,  H01L21/823481 ,  H01L27/1203 ,  H01L27/1207

    摘要： A first portion of a top semiconductor layer of a semiconductor-on-insulator (SOI) substrate is protected, while a second portion of the top semiconductor layer is removed to expose a buried insulator layer. A first field effect transistor including a gate dielectric and a gate electrode located over the first portion of the top semiconductor layer is formed. A portion of the exposed buried insulator layer is employed as a gate dielectric for a second field effect transistor. In one embodiment, the gate electrode of the second field effect transistor is a remaining portion of the top semiconductor layer. In another embodiment, the gate electrode of the second field effect transistor is formed concurrently with the gate electrode of the first field effect transistor by deposition and patterning of a gate electrode layer.

    摘要翻译： 保护绝缘体上半导体（SOI）衬底的顶部半导体层的第一部分，同时去除顶部半导体层的第二部分以暴露掩埋的绝缘体层。 形成包括位于顶部半导体层的第一部分上方的栅极电介质和栅电极的第一场效应晶体管。 暴露的掩埋绝缘体层的一部分用作第二场效应晶体管的栅极电介质。 在一个实施例中，第二场效应晶体管的栅电极是顶部半导体层的剩余部分。 在另一个实施例中，第二场效应晶体管的栅极通过栅极电极层的沉积和图案化与第一场效应晶体管的栅电极同时形成。