利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

48 条记录 (耗时 0.038 秒)

    Multiple gate field effect transistor structure
    1.
    发明申请
    Multiple gate field effect transistor structure 有权
    多栅场效应晶体管结构

    公开(公告)号：US20060180854A1

    公开(公告)日：2006-08-17

    申请号：US11057423

    申请日：2005-02-14

    申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Xuan ,  Sheng-Da Liu

    发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Xuan ,  Sheng-Da Liu

    IPC分类号： H01L31/113

    CPC分类号： H01L29/785 ,  H01L29/66795 ,  H01L29/78687

    摘要： A multiple gate region FET device for forming up to 6 FET devices and method for forming the same, the device including a multiple fin shaped structure comprising a semiconductor material disposed on a substrate; said multiple fin shaped structure comprising substantially parallel spaced apart sidewall portions, each of said sidewall portions comprising major inner and outer surfaces and an upper surface; wherein, each of said surfaces comprises a surface for forming an overlying field effect transistor (FET).

    摘要翻译： 一种用于形成多达6个FET器件的多栅极区域FET器件及其形成方法，该器件包括多个鳍状结构，其包括设置在衬底上的半导体材料; 所述多个鳍状结构包括基本上平行的间隔开的侧壁部分，每个所述侧壁部分包括主要内表面和外表面以及上表面; 其中，每个所述表面包括用于形成上覆场效应晶体管（FET）的表面。

    Multiple gate field effect transistor structure
    2.
    发明授权
    Multiple gate field effect transistor structure 有权
    多栅场效应晶体管结构

    公开(公告)号：US07271448B2

    公开(公告)日：2007-09-18

    申请号：US11057423

    申请日：2005-02-14

    申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Tang Xuan ,  Sheng-Da Liu

    发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Tang Xuan ,  Sheng-Da Liu

    IPC分类号： H01L29/94

    CPC分类号： H01L29/785 ,  H01L29/66795 ,  H01L29/78687

    摘要： A multiple gate region FET device for forming up to 6 FET devices and method for forming the same, the device including a multiple fin shaped structure comprising a semiconductor material disposed on a substrate; said multiple fin shaped structure comprising substantially parallel spaced apart sidewall portions, each of said sidewall portions comprising major inner and outer surfaces and an upper surface; wherein, each of said surfaces comprises a surface for forming an overlying field effect transistor (FET).

    摘要翻译： 一种用于形成多达6个FET器件的多栅极区域FET器件及其形成方法，该器件包括多个鳍状结构，其包括设置在衬底上的半导体材料; 所述多个鳍状结构包括基本上平行的间隔开的侧壁部分，每个所述侧壁部分包括主要内表面和外表面以及上表面; 其中，每个所述表面包括用于形成上覆场效应晶体管（FET）的表面。

    Contact hole structures and contact structures and fabrication methods thereof
    3.
    发明申请
    Contact hole structures and contact structures and fabrication methods thereof 有权
    接触孔结构及接触结构及其制造方法

    公开(公告)号：US20060154478A1

    公开(公告)日：2006-07-13

    申请号：US11035325

    申请日：2005-01-12

    申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

    发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76802 ,  H01L21/76835

    摘要： Methods and structures for forming a contact hole structure are disclosed. These methods first form a substantially silicon-free material layer over a substrate. A material layer is formed over the substantially silicon-free material layer. A contact hole is formed within the substantially silicon-free material layer and the material layer without substantially damaging the substrate. In addition, a conductive layer is formed in the contact hole so as to form a contact structure.

    摘要翻译： 公开了形成接触孔结构的方法和结构。 这些方法首先在衬底上形成基本上无硅的材料层。 在基本无硅材料层上形成材料层。 在基本无硅的材料层和材料层内形成接触孔，而基本上不损坏衬底。 此外，在接触孔中形成导电层以形成接触结构。

    Contact hole structures and contact structures and fabrication methods thereof
    4.
    发明授权
    Contact hole structures and contact structures and fabrication methods thereof 有权
    接触孔结构及接触结构及其制造方法

    公开(公告)号：US07875547B2

    公开(公告)日：2011-01-25

    申请号：US11035325

    申请日：2005-01-12

    申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

    发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76802 ,  H01L21/76835

    摘要： Methods and structures for forming a contact hole structure are disclosed. These methods first form a substantially silicon-free material layer over a substrate. A material layer is formed over the substantially silicon-free material layer. A contact hole is formed within the substantially silicon-free material layer and the material layer without substantially damaging the substrate. In addition, a conductive layer is formed in the contact hole so as to form a contact structure.

    摘要翻译： 公开了形成接触孔结构的方法和结构。 这些方法首先在衬底上形成基本上无硅的材料层。 在基本无硅材料层上形成材料层。 在基本无硅的材料层和材料层内形成接触孔，而基本上不损坏衬底。 此外，在接触孔中形成导电层以形成接触结构。

    Measuring low dielectric constant film properties during processing
    5.
    发明授权
    Measuring low dielectric constant film properties during processing 有权
    在加工期间测量低介电常数膜性能

    公开(公告)号：US07400401B2

    公开(公告)日：2008-07-15

    申请号：US11096049

    申请日：2005-03-31

    申请人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

    发明人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

    IPC分类号： G01J4/00

    CPC分类号： G01N21/211

    摘要： A method and system for determining the dielectric constant of a low-k dielectric film on a production substrate include measuring the electronic component of the dielectric constant using an ellipsometer, measuring the ionic component of the dielectric constant using an IR spectrometer, measuring the overall dielectric constant using a microwave spectrometer and deriving the dipolar component of the dielectric constant. The measurements and determination are non-contact and may be carried out on a production device that is further processed following the measurements.

    摘要翻译： 用于确定制造基板上的低k电介质膜的介电常数的方法和系统包括使用椭偏仪测量介电常数的电子部件，使用IR光谱仪测量介电常数的离子分量，测量总电介质 使用微波光谱仪恒定并导出介电常数的偶极分量。 测量和确定是非接触的，并且可以在进行测量后进一步处理的生产设备上进行。

    Measuring low dielectric constant film properties during processing
    6.
    发明申请
    Measuring low dielectric constant film properties during processing 有权
    在加工期间测量低介电常数膜性能

    公开(公告)号：US20060220653A1

    公开(公告)日：2006-10-05

    申请号：US11096049

    申请日：2005-03-31

    申请人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

    发明人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

    IPC分类号： G01R31/00 ,  G01N21/00 ,  G01J4/00

    CPC分类号： G01N21/211

    摘要： A method and system for determining the dielectric constant of a low-k dielectric film on a production substrate include measuring the electronic component of the dielectric constant using an ellipsometer, measuring the ionic component of the dielectric constant using an IR spectrometer, measuring the overall dielectric constant using a microwave spectrometer and deriving the dipolar component of the dielectric constant. The measurements and determination are non-contact and may be carried out on a production device that is further processed following the measurements.

    摘要翻译： 用于确定制造基板上的低k电介质膜的介电常数的方法和系统包括使用椭偏仪测量介电常数的电子部件，使用IR光谱仪测量介电常数的离子分量，测量总电介质 使用微波光谱仪恒定并导出介电常数的偶极分量。 测量和确定是非接触的，并且可以在进行测量后进一步处理的生产设备上进行。

    METHOD OF FORMING SILICIDED GATE STRUCTURE
    7.
    发明申请
    METHOD OF FORMING SILICIDED GATE STRUCTURE 审中-公开
    形成硅胶结构的方法

    公开(公告)号：US20070222000A1

    公开(公告)日：2007-09-27

    申请号：US11756131

    申请日：2007-05-31

    申请人： Bor-Wen Chan ,  Jyu-Horng Shieh ,  Hun-Jan Tao

    发明人： Bor-Wen Chan ,  Jyu-Horng Shieh ,  Hun-Jan Tao

    IPC分类号： H01L27/088

    CPC分类号： H01L29/66507 ,  H01L21/28097

    摘要： A method of forming a silicided gate on a substrate having active regions is provided. The method comprises forming silicide in the active regions and a portion of the gate, leaving a remaining portion of the gate unsilicided; forming a shielding layer over the active regions and gate after the forming step; forming a coating layer over portions of the shielding layer over the active regions; opening the shielding layer to expose the gate, wherein the coating layer protects the portions of the shielding layer over the active regions during the opening step; depositing a metal layer over the exposed gate; and annealing to cause the metal to react with the gate to silicidize at least a part of the remaining portion of the gate.

    摘要翻译： 提供了在具有活性区域的基板上形成硅化栅的方法。 该方法包括在有源区和栅极的一部分上形成硅化物，留下栅极的剩余部分未被硅化; 在成形步骤之后在有源区和栅上形成屏蔽层; 在所述有源区上的所述屏蔽层的部分上形成涂层; 打开所述屏蔽层以暴露所述栅极，其中所述涂层在所述打开步骤期间保护所述屏蔽层的所述部分在所述有源区域上方; 在暴露的栅极上沉积金属层; 并退火以使金属与栅极反应，使栅极的剩余部分的至少一部分硅化。

    Dual damascene interconnect in hybrid dielectric
    8.
    发明申请
    Dual damascene interconnect in hybrid dielectric 有权
    混合电介质中的双镶嵌互连

    公开(公告)号：US20070001306A1

    公开(公告)日：2007-01-04

    申请号：US11172442

    申请日：2005-06-30

    申请人： Yi-Nien Su ,  Jyu-Horng Shieh ,  Hun-Jan Tao

    发明人： Yi-Nien Su ,  Jyu-Horng Shieh ,  Hun-Jan Tao

    IPC分类号： H01L23/52

    CPC分类号： H01L21/76829 ,  H01L21/76808 ,  H01L21/7681 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835

    摘要： A semiconductor device. A diffusion barrier layer overlies a substrate. An adhesion promoting layer overlies the diffusion barrier layer. A first dielectric layer between the diffusion barrier layer and the adhesion promoting layer comprises at least one via opening through the diffusion barrier layer and the adhesion promoting layer. A second dielectric layer overlies the adhesion promoting layer, comprising a trench opening above the via opening. A metal interconnect fills the via and trench openings.

    摘要翻译： 半导体器件。 扩散阻挡层覆盖在基底上。 粘附促进层覆盖在扩散阻挡层上。 扩散阻挡层和增粘层之间的第一电介质层包括穿过扩散阻挡层和粘合促进层的至少一个通孔。 第二电介质层覆盖粘附促进层，包括在通孔开口上方的沟槽开口。 金属互连件填充通孔和沟槽开口。

    LOW OXYGEN CONTENT PHOTORESIST STRIPPING PROCESS FOR LOW DIELECTRIC CONSTANT MATERIALS
    9.
    发明申请
    LOW OXYGEN CONTENT PHOTORESIST STRIPPING PROCESS FOR LOW DIELECTRIC CONSTANT MATERIALS 失效
    低介电常数材料的低氧含量光电子剥离工艺

    公开(公告)号：US20060040474A1

    公开(公告)日：2006-02-23

    申请号：US10920099

    申请日：2004-08-17

    申请人： Jyu-Horng Shieh ,  Yi-Nien Su ,  Jang-Shiang Tsai ,  Chen-Nan Yeh ,  Hun-Jan Tao

    发明人： Jyu-Horng Shieh ,  Yi-Nien Su ,  Jang-Shiang Tsai ,  Chen-Nan Yeh ,  Hun-Jan Tao

    IPC分类号： H01L21/322

    CPC分类号： H01L21/31138 ,  G03F7/427

    摘要： A plasma containing 5-10% oxygen and 90-95% of an inert gas strips photoresist from over a low-k dielectric material formed on or in a semiconductor device. The inert gas may be nitrogen, hydrogen, or a combination thereof, or it may include at least one of nitrogen, hydrogen, NH3, Ar, He, and CF4. The operating pressure of the plasma may range from 1 millitorr to 150 millitor. The plasma removes photoresist, the hard skin formed on photoresist during aggressive etch processes, and polymeric depositions formed during etch processes. The plasma strips photoresist at a rate sufficiently high for production use and does not appreciably attack carbon-containing low-k dielectric materials. An apparatus including a plasma tool containing a semiconductor substrate and the low oxygen-content plasma, is also provided.

    摘要翻译： 含有5-10％氧气和90-95％惰性气体的等离子体从形成在半导体器件上或半导体器件中的低k电介质材料上剥离光致抗蚀剂。 惰性气体可以是氮气，氢气或它们的组合，或者它可以包括氮气，氢气，NH 3，Ar，He和CF 4中的至少一种。 。 等离子体的工作压力可以在1毫托至150毫升之间。 等离子体去除光致抗蚀剂，在腐蚀性蚀刻工艺期间在光致抗蚀剂上形成的硬皮以及在蚀刻工艺期间形成的聚合物沉积。 等离子体以足够高的生产用途的速率剥离光致抗蚀剂，并且不会明显地攻击含碳低k电介质材料。 还提供了包括含有半导体衬底和低含氧等离子体的等离子体工具的装置。