公开(公告)号：US07271448B2

公开(公告)日：2007-09-18

申请号：US11057423

申请日：2005-02-14

申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Tang Xuan ,  Sheng-Da Liu

发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Tang Xuan ,  Sheng-Da Liu

IPC分类号： H01L29/94

CPC分类号： H01L29/785 ,  H01L29/66795 ,  H01L29/78687

摘要： A multiple gate region FET device for forming up to 6 FET devices and method for forming the same, the device including a multiple fin shaped structure comprising a semiconductor material disposed on a substrate; said multiple fin shaped structure comprising substantially parallel spaced apart sidewall portions, each of said sidewall portions comprising major inner and outer surfaces and an upper surface; wherein, each of said surfaces comprises a surface for forming an overlying field effect transistor (FET).

摘要翻译： 一种用于形成多达6个FET器件的多栅极区域FET器件及其形成方法，该器件包括多个鳍状结构，其包括设置在衬底上的半导体材料; 所述多个鳍状结构包括基本上平行的间隔开的侧壁部分，每个所述侧壁部分包括主要内表面和外表面以及上表面; 其中，每个所述表面包括用于形成上覆场效应晶体管（FET）的表面。

公开(公告)号：US20060180854A1

公开(公告)日：2006-08-17

申请号：US11057423

申请日：2005-02-14

申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Xuan ,  Sheng-Da Liu

发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Hun-Jan Tao ,  Chang-Yun Chang ,  Zhong Xuan ,  Sheng-Da Liu

IPC分类号： H01L31/113

CPC分类号： H01L29/785 ,  H01L29/66795 ,  H01L29/78687

摘要： A multiple gate region FET device for forming up to 6 FET devices and method for forming the same, the device including a multiple fin shaped structure comprising a semiconductor material disposed on a substrate; said multiple fin shaped structure comprising substantially parallel spaced apart sidewall portions, each of said sidewall portions comprising major inner and outer surfaces and an upper surface; wherein, each of said surfaces comprises a surface for forming an overlying field effect transistor (FET).

摘要翻译： 一种用于形成多达6个FET器件的多栅极区域FET器件及其形成方法，该器件包括多个鳍状结构，其包括设置在衬底上的半导体材料; 所述多个鳍状结构包括基本上平行的间隔开的侧壁部分，每个所述侧壁部分包括主要内表面和外表面以及上表面; 其中，每个所述表面包括用于形成上覆场效应晶体管（FET）的表面。

公开(公告)号：US07425740B2

公开(公告)日：2008-09-16

申请号：US11246318

申请日：2005-10-07

申请人： Sheng-Da Liu ,  Hung-Wei Chen ,  Chang-Yun Chang ,  Zhong Tang Xuan ,  Ju-Wang Hsu

发明人： Sheng-Da Liu ,  Hung-Wei Chen ,  Chang-Yun Chang ,  Zhong Tang Xuan ,  Ju-Wang Hsu

IPC分类号： H01L27/108 ,  H01L29/76 ,  H01L29/94 ,  H01L27/01 ,  H01L27/12

CPC分类号： H01L28/82 ,  H01L21/845 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785

摘要： A one transistor (1T-RAM) bit cell and method for manufacture are provided. A metal-insulator-metal (MIM) capacitor structure and method of manufacturing it in an integrated process that includes a finFET transistor for the 1T-RAM bit cell is provided. In some embodiments, the finFET transistor and MIM capacitor are formed in a memory region and an asymmetric processing method is disclosed, which allows planar MOSFET transistors to be formed in another region of a single device. In some embodiments, the 1T-RAM cell and additional transistors may be combined to form a macro cell, multiple macro cells may form an integrated circuit. The MIM capacitors may include nanoparticles or nanostructures to increase the effective capacitance. The finFET transistors may be formed over an insulator. The MIM capacitors may be formed in interlevel insulator layers above the substrate. The process provided to manufacture the structure may advantageously use conventional photomasks.

摘要翻译： 提供一个晶体管（1T-RAM）位单元及其制造方法。 提供了一种金属 - 绝缘体金属（MIM）电容器结构及其制造方法，其集成工艺包括用于1T-RAM位元的finFET晶体管。 在一些实施例中，finFET晶体管和MIM电容器形成在存储区域中，并且公开了一种不对称处理方法，其允许在单个器件的另一个区域中形成平面MOSFET晶体管。 在一些实施例中，可以组合1T-RAM单元和附加晶体管以形成宏小区，多个宏小区可以形成集成电路。 MIM电容器可以包括纳米颗粒或纳米结构以增加有效电容。 finFET晶体管可以形成在绝缘体上。 MIM电容器可以形成在衬底上方的层间绝缘体层中。 提供用于制造结构的方法可以有利地使用常规的光掩模。

公开(公告)号：US20060154478A1

公开(公告)日：2006-07-13

申请号：US11035325

申请日：2005-01-12

申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

IPC分类号： H01L21/4763

CPC分类号： H01L21/76802 ,  H01L21/76835

摘要： Methods and structures for forming a contact hole structure are disclosed. These methods first form a substantially silicon-free material layer over a substrate. A material layer is formed over the substantially silicon-free material layer. A contact hole is formed within the substantially silicon-free material layer and the material layer without substantially damaging the substrate. In addition, a conductive layer is formed in the contact hole so as to form a contact structure.

摘要翻译： 公开了形成接触孔结构的方法和结构。 这些方法首先在衬底上形成基本上无硅的材料层。 在基本无硅材料层上形成材料层。 在基本无硅的材料层和材料层内形成接触孔，而基本上不损坏衬底。 此外，在接触孔中形成导电层以形成接触结构。

公开(公告)号：US07400401B2

公开(公告)日：2008-07-15

申请号：US11096049

申请日：2005-03-31

申请人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

发明人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

IPC分类号： G01J4/00

CPC分类号： G01N21/211

摘要： A method and system for determining the dielectric constant of a low-k dielectric film on a production substrate include measuring the electronic component of the dielectric constant using an ellipsometer, measuring the ionic component of the dielectric constant using an IR spectrometer, measuring the overall dielectric constant using a microwave spectrometer and deriving the dipolar component of the dielectric constant. The measurements and determination are non-contact and may be carried out on a production device that is further processed following the measurements.

摘要翻译： 用于确定制造基板上的低k电介质膜的介电常数的方法和系统包括使用椭偏仪测量介电常数的电子部件，使用IR光谱仪测量介电常数的离子分量，测量总电介质 使用微波光谱仪恒定并导出介电常数的偶极分量。 测量和确定是非接触的，并且可以在进行测量后进一步处理的生产设备上进行。

公开(公告)号：US20060220653A1

公开(公告)日：2006-10-05

申请号：US11096049

申请日：2005-03-31

申请人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

发明人： Jang-Shiang Tsai ,  Peng-Fu Hsu ,  Baw-Ching Perng ,  Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Hun-Jan Tao

IPC分类号： G01R31/00 ,  G01N21/00 ,  G01J4/00

CPC分类号： G01N21/211

摘要： A method and system for determining the dielectric constant of a low-k dielectric film on a production substrate include measuring the electronic component of the dielectric constant using an ellipsometer, measuring the ionic component of the dielectric constant using an IR spectrometer, measuring the overall dielectric constant using a microwave spectrometer and deriving the dipolar component of the dielectric constant. The measurements and determination are non-contact and may be carried out on a production device that is further processed following the measurements.

摘要翻译： 用于确定制造基板上的低k电介质膜的介电常数的方法和系统包括使用椭偏仪测量介电常数的电子部件，使用IR光谱仪测量介电常数的离子分量，测量总电介质 使用微波光谱仪恒定并导出介电常数的偶极分量。 测量和确定是非接触的，并且可以在进行测量后进一步处理的生产设备上进行。

公开(公告)号：US07875547B2

公开(公告)日：2011-01-25

申请号：US11035325

申请日：2005-01-12

申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Yi-Nien Su ,  Peng-Fu Hsu ,  Hun-Jan Tao

IPC分类号： H01L21/4763

CPC分类号： H01L21/76802 ,  H01L21/76835

摘要： Methods and structures for forming a contact hole structure are disclosed. These methods first form a substantially silicon-free material layer over a substrate. A material layer is formed over the substantially silicon-free material layer. A contact hole is formed within the substantially silicon-free material layer and the material layer without substantially damaging the substrate. In addition, a conductive layer is formed in the contact hole so as to form a contact structure.

摘要翻译： 公开了形成接触孔结构的方法和结构。 这些方法首先在衬底上形成基本上无硅的材料层。 在基本无硅材料层上形成材料层。 在基本无硅的材料层和材料层内形成接触孔，而基本上不损坏衬底。 此外，在接触孔中形成导电层以形成接触结构。

公开(公告)号：US20070080387A1

公开(公告)日：2007-04-12

申请号：US11246318

申请日：2005-10-07

申请人： Sheng-Da Liu ,  Hung-Wei Chen ,  Chang-Yun Chang ,  Zhong Xuan ,  Ju-Wang Hsu

发明人： Sheng-Da Liu ,  Hung-Wei Chen ,  Chang-Yun Chang ,  Zhong Xuan ,  Ju-Wang Hsu

IPC分类号： H01L27/108

CPC分类号： H01L28/82 ,  H01L21/845 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785

摘要： A one transistor (1T-RAM) bit cell and method for manufacture are provided. A metal-insulator-metal (MIM) capacitor structure and method of manufacturing it in an integrated process that includes a finFET transistor for the 1T-RAM bit cell is provided. In some embodiments, the finFET transistor and MIM capacitor are formed in a memory region and an asymmetric processing method is disclosed, which allows planar MOSFET transistors to be formed in another region of a single device. In some embodiments, the 1T-RAM cell and additional transistors may be combined to form a macro cell, multiple macro cells may form an integrated circuit. The MIM capacitors may include nanoparticles or nanostructures to increase the effective capacitance. The finFET transistors may be formed over an insulator. The MIM capacitors may be formed in interlevel insulator layers above the substrate. The process provided to manufacture the structure may advantageously use conventional photomasks.

摘要翻译： 提供一个晶体管（1T-RAM）位单元及其制造方法。 提供了一种金属 - 绝缘体金属（MIM）电容器结构及其制造方法，其集成工艺包括用于1T-RAM位元的finFET晶体管。 在一些实施例中，finFET晶体管和MIM电容器形成在存储区域中，并且公开了一种不对称处理方法，其允许在单个器件的另一个区域中形成平面MOSFET晶体管。 在一些实施例中，可以组合1T-RAM单元和附加晶体管以形成宏小区，多个宏小区可以形成集成电路。 MIM电容器可以包括纳米颗粒或纳米结构以增加有效电容。 finFET晶体管可以形成在绝缘体上。 MIM电容器可以形成在衬底上方的层间绝缘体层中。 提供用于制造结构的方法可以有利地使用常规的光掩模。

公开(公告)号：US20070235823A1

公开(公告)日：2007-10-11

申请号：US11393369

申请日：2006-03-30

申请人： Ju-Wang Hsu ,  Chih-Hsin Ko ,  Jyu-Horng Shieh ,  Baw-Ching Perng ,  Syun-Ming Jang

发明人： Ju-Wang Hsu ,  Chih-Hsin Ko ,  Jyu-Horng Shieh ,  Baw-Ching Perng ,  Syun-Ming Jang

IPC分类号： H01L29/94 ,  H01L29/76 ,  H01L31/00

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7843 ,  Y10S438/981

摘要： A semiconductor structure includes a substrate, and a first MOS device on the first region of the substrate wherein the first MOS device includes a first spacer liner. The semiconductor structure further includes a second MOS device on the second region wherein the second MOS device includes a second spacer liner. A first stressed film having a first thickness is formed over the first MOS device and directly on the first spacer liner. A second stressed film having a second thickness is formed over the second MOS device and directly on the second spacer liner. The first and the second stressed films may be formed of a same material.

摘要翻译： 半导体结构包括衬底和在衬底的第一区域上的第一MOS器件，其中第一MOS器件包括第一间隔衬垫。 半导体结构还包括在第二区域上的第二MOS器件，其中第二MOS器件包括第二间隔衬垫。 在第一MOS器件上形成具有第一厚度的第一应力膜，并直接在第一间隔衬垫上。 在第二MOS器件上形成具有第二厚度的第二应力膜，并且直接在第二间隔衬垫上。 第一和第二应力膜可以由相同的材料形成。

公开(公告)号：US20060063322A1

公开(公告)日：2006-03-23

申请号：US10946494

申请日：2004-09-21

申请人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Ju-Chien Chiang

发明人： Ju-Wang Hsu ,  Jyu-Horng Shieh ,  Ju-Chien Chiang

IPC分类号： H01L21/8238 ,  H01L21/302

CPC分类号： H01L29/66553 ,  H01L21/28079 ,  H01L21/28088 ,  H01L29/495 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66583

摘要： A semiconductor device provides a gate structure that includes a conductive portion and a high-k dielectric material formed beneath and along sides of the conductive material. An additional gate dielectric material such as a gate oxide may be used in addition to the high-k dielectric material. The method for forming the structure includes forming an opening in an organic material, forming the high-k dielectric material and a conductive material within the opening and over the organic material then using chemical mechanical polishing to remove the high-k dielectric material and conductive material from regions outside the gate region.

摘要翻译： 半导体器件提供了一种栅极结构，其包括在导电材料的下面和沿着导电材料的侧面形成的导电部分和高k电介质材料。 除了高k电介质材料之外，可以使用诸如栅极氧化物的附加栅极介电材料。 形成结构的方法包括在有机材料中形成开口，在开口内和有机材料上形成高k电介质材料和导电材料，然后使用化学机械抛光去除高k电介质材料和导电材料 从门区域外的区域。