公开(公告)号：US08785328B2

公开(公告)日：2014-07-22

申请号：US13607898

申请日：2012-09-10

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/67063 ,  G03F1/00 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.

摘要翻译： 一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

公开(公告)号：US08012881B1

公开(公告)日：2011-09-06

申请号：US12854381

申请日：2010-08-11

申请人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

发明人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

IPC分类号： H01L21/302

CPC分类号： H01L21/3086 ,  H01L21/32139

摘要： A method for forming contact holes in a semiconductor device includes forming a hard mask layer over an etch target layer, forming a first line pattern in the hard mask layer by etching a portion of the hard mask layer through a primary etch process, forming a second line pattern crossing the first line pattern by etching the hard mask layer including the first line pattern through a secondary etch process, and etching the etch target layer by using the hard mask layer including the first line pattern and the second line pattern as an etch barrier.

摘要翻译： 一种用于在半导体器件中形成接触孔的方法包括在蚀刻目标层上形成硬掩模层，通过初步蚀刻工艺蚀刻硬掩模层的一部分，在硬掩模层中形成第一线图案，形成第二线 通过二次蚀刻工艺蚀刻包括第一线图案的硬掩模层，并且通过使用包括第一线图案和第二线图案的硬掩模层作为蚀刻阻挡层蚀刻蚀刻目标层，从而跨越第一线图案的线图案 。

公开(公告)号：US20130337652A1

公开(公告)日：2013-12-19

申请号：US13607898

申请日：2012-09-10

申请人： Jun-Hyeub SUN ,  Sung-Kwon Lee ,  Sang-Oh Lee

发明人： Jun-Hyeub SUN ,  Sung-Kwon Lee ,  Sang-Oh Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/67063 ,  G03F1/00 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.

摘要翻译： 一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

公开(公告)号：US20080293212A1

公开(公告)日：2008-11-27

申请号：US12168823

申请日：2008-07-07

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

IPC分类号： H01L21/02

CPC分类号： H01L21/76897 ,  H01L27/10855 ,  H01L28/90

摘要： A method for forming a capacitor in a semiconductor device comprises forming an inter-layer layer on a semi-finished substrate; etching the inter-layer insulation layer to form a plurality of first contact holes; forming a first insulation layer on sidewalls of the first contact holes; forming a plurality of storage-node contact plugs filled into the first contact holes; forming a second insulation layer with a different etch rate from the first insulation layer over the storage-node contact plugs; forming a third insulation layer on the second insulation layer; sequentially etching the third insulation layer and the second insulation layer to form a plurality of second contact holes exposing the storage-node contact plugs; and forming the storage node on each of the second contact holes.

摘要翻译： 一种在半导体器件中形成电容器的方法包括在半成品衬底上形成层间层; 蚀刻层间绝缘层以形成多个第一接触孔; 在所述第一接触孔的侧壁上形成第一绝缘层; 形成填充到所述第一接触孔中的多个存储节点接触插塞; 在所述存储节点接触插塞上形成具有与所述第一绝缘层不同的蚀刻速率的第二绝缘层; 在所述第二绝缘层上形成第三绝缘层; 依次蚀刻第三绝缘层和第二绝缘层，以形成暴露存储节点接触插塞的多个第二接触孔; 以及在所述第二接触孔中的每一个上形成所述存储节点。

公开(公告)号：US07442648B2

公开(公告)日：2008-10-28

申请号：US11149325

申请日：2005-06-10

申请人： Kwang-Ok Kim ,  Yun-Seok Cho ,  Seung-Chan Moon ,  Jin-Ki Jung ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Dong-Duk Lee ,  Jin-Woong Kim ,  Gyu-Han Yoon

发明人： Kwang-Ok Kim ,  Yun-Seok Cho ,  Seung-Chan Moon ,  Jin-Ki Jung ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Dong-Duk Lee ,  Jin-Woong Kim ,  Gyu-Han Yoon

IPC分类号： H01L21/302

CPC分类号： H01L21/76802 ,  H01L21/0332 ,  H01L21/28123 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L27/10894

摘要： The present invention relates to a method for fabricating a semiconductor device using tungsten as a sacrificial hard mask material. The method includes the steps of: forming a layer on an etch target layer; forming a photoresist pattern on the layer; etching the layer by using the photoresist pattern as an etch mask along with use of a plasma containing CHF3 gas to form a sacrificial hard mask; and etching the etch target layer by using at least the sacrificial hard mask as an etch mask, thereby obtaining a predetermined pattern.

摘要翻译： 本发明涉及使用钨作为牺牲硬掩模材料制造半导体器件的方法。 该方法包括以下步骤：在蚀刻目标层上形成层; 在该层上形成光致抗蚀剂图案; 通过使用光致抗蚀剂图案作为蚀刻掩模以及使用含有CHF 3 N 3气体的等离子体来蚀刻该层以形成牺牲性硬掩模; 并且通过使用至少牺牲硬掩模作为蚀刻掩模来蚀刻蚀刻目标层，由此获得预定图案。

公开(公告)号：US20060079093A1

公开(公告)日：2006-04-13

申请号：US11149325

申请日：2005-06-10

申请人： Kwang-Ok Kim ,  Yun-Seok Cho ,  Seung-Chan Moon ,  Jin-Ki Jung ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Dong-Duk Lee ,  Jin-Woong Kim ,  Gyu-Han Yoon

发明人： Kwang-Ok Kim ,  Yun-Seok Cho ,  Seung-Chan Moon ,  Jin-Ki Jung ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Dong-Duk Lee ,  Jin-Woong Kim ,  Gyu-Han Yoon

IPC分类号： H01L21/461

CPC分类号： H01L21/76802 ,  H01L21/0332 ,  H01L21/28123 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L27/10894

摘要： The present invention relates to a method for fabricating a semiconductor device using tungsten as a sacrificial hard mask material. The method includes the steps of: forming a layer on an etch target layer; forming a photoresist pattern on the layer; etching the layer by using the photoresist pattern as an etch mask along with use of a plasma containing CHF3 gas to form a sacrificial hard mask; and etching the etch target layer by using at least the sacrificial hard mask as an etch mask, thereby obtaining a predetermined pattern.

摘要翻译： 本发明涉及使用钨作为牺牲硬掩模材料制造半导体器件的方法。 该方法包括以下步骤：在蚀刻目标层上形成层; 在该层上形成光致抗蚀剂图案; 通过使用光致抗蚀剂图案作为蚀刻掩模以及使用含有CHF 3 N 3气体的等离子体来蚀刻该层以形成牺牲硬掩模; 并且通过使用至少牺牲硬掩模作为蚀刻掩模来蚀刻蚀刻目标层，由此获得预定图案。

公开(公告)号：US20060131630A1

公开(公告)日：2006-06-22

申请号：US11204660

申请日：2005-08-15

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

IPC分类号： H01L29/94

CPC分类号： H01L21/76897 ,  H01L27/10855 ,  H01L28/90

摘要： A method for forming a capacitor in a semiconductor device comprises forming an inter-layer layer on a semi-finished substrate; etching the inter-layer insulation layer to form a plurality of first contact holes; forming a first insulation layer on sidewalls of the first contact holes; forming a plurality of storage-node contact plugs filled into the first contact holes; forming a second insulation layer with a different etch rate from the first insulation layer over the storage-node contact plugs; forming a third insulation layer on the second insulation layer; sequentially etching the third insulation layer and the second insulation layer to form a plurality of second contact holes exposing the storage-node contact plugs; and forming the storage node on each of the second contact holes.

摘要翻译： 一种在半导体器件中形成电容器的方法包括在半成品衬底上形成层间层; 蚀刻层间绝缘层以形成多个第一接触孔; 在所述第一接触孔的侧壁上形成第一绝缘层; 形成填充到所述第一接触孔中的多个存储节点接触插塞; 在所述存储节点接触插塞上形成具有与所述第一绝缘层不同的蚀刻速率的第二绝缘层; 在所述第二绝缘层上形成第三绝缘层; 依次蚀刻第三绝缘层和第二绝缘层，以形成暴露存储节点接触插塞的多个第二接触孔; 以及在每个所述第二接触孔上形成所述存储节点。

公开(公告)号：US07052999B2

公开(公告)日：2006-05-30

申请号：US10617226

申请日：2003-07-11

申请人： Sung-Kwon Lee ,  Sang-Ik Kim ,  Jun-Hyeub Sun

发明人： Sung-Kwon Lee ,  Sang-Ik Kim ,  Jun-Hyeub Sun

IPC分类号： H01L21/302

CPC分类号： H01L21/76897 ,  H01L27/10855 ,  H01L27/10885

摘要： The present invention provides a method for fabricating a semiconductor device capable of decreasing a parasitic capacitance to thereby increase a cell capacitance. To achieve this effect, the deposited third inter-layer insulation layer is planarized and is subjected to a wet etching process to make its height lower than that of the bit line. Afterwards, the nitride-based etch stop layer is formed on the etched third inter-layer insulation layer, and then, the contact hole for forming the storage node contact plug is formed in between the bit lines through the SAC process so that the etch stop layer does not remain at sidewalls of the bit line. From this structure, it is possible to decrease the parasitic capacitance, and this decrease further provides an effect of increasing the cell capacitance.

摘要翻译： 本发明提供一种能够减小寄生电容从而增加单元电容的半导体器件的制造方法。 为了实现这种效果，将沉积的第三层间绝缘层平坦化，并进行湿蚀刻处理，使其高度低于位线的高度。 之后，在被蚀刻的第三层间绝缘层上形成氮化物基蚀刻停止层，然后通过SAC工艺在位线之间形成用于形成存储节点接触插塞的接触孔，使蚀刻停止 层不保留在位线的侧壁。 从这种结构可以减小寄生电容，并且这种降低进一步提供增加电池电容的效果。

公开(公告)号：US07790546B2

公开(公告)日：2010-09-07

申请号：US12168823

申请日：2008-07-07

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

IPC分类号： H01L21/8242

CPC分类号： H01L21/76897 ,  H01L27/10855 ,  H01L28/90

摘要： A method for forming a capacitor in a semiconductor device comprises forming an inter-layer layer on a semi-finished substrate; etching the inter-layer insulation layer to form a plurality of first contact holes; forming a first insulation layer on sidewalls of the first contact holes; forming a plurality of storage-node contact plugs filled into the first contact holes; forming a second insulation layer with a different etch rate from the first insulation layer over the storage-node contact plugs; forming a third insulation layer on the second insulation layer; sequentially etching the third insulation layer and the second insulation layer to form a plurality of second contact holes exposing the storage-node contact plugs; and forming the storage node on each of the second contact holes.

摘要翻译： 一种在半导体器件中形成电容器的方法包括在半成品衬底上形成层间层; 蚀刻层间绝缘层以形成多个第一接触孔; 在所述第一接触孔的侧壁上形成第一绝缘层; 形成填充到所述第一接触孔中的多个存储节点接触插塞; 在所述存储节点接触插塞上形成具有与所述第一绝缘层不同的蚀刻速率的第二绝缘层; 在所述第二绝缘层上形成第三绝缘层; 依次蚀刻第三绝缘层和第二绝缘层，以形成暴露存储节点接触插塞的多个第二接触孔; 以及在所述第二接触孔中的每一个上形成所述存储节点。

公开(公告)号：US07410866B2

公开(公告)日：2008-08-12

申请号：US11204660

申请日：2005-08-15

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

IPC分类号： H01L21/8242

CPC分类号： H01L21/76897 ,  H01L27/10855 ,  H01L28/90

摘要： A method for forming a capacitor in a semiconductor device comprises forming an inter-layer layer on a semi-finished substrate; etching the inter-layer insulation layer to form a plurality of first contact holes; forming a first insulation layer on sidewalls of the first contact holes; forming a plurality of storage-node contact plugs filled into the first contact holes; forming a second insulation layer with a different etch rate from the first insulation layer over the storage-node contact plugs; forming a third insulation layer on the second insulation layer; sequentially etching the third insulation layer and the second insulation layer to form a plurality of second contact holes exposing the storage-node contact plugs; and forming the storage node on each of the second contact holes.

摘要翻译： 一种在半导体器件中形成电容器的方法包括在半成品衬底上形成层间层; 蚀刻层间绝缘层以形成多个第一接触孔; 在所述第一接触孔的侧壁上形成第一绝缘层; 形成填充到所述第一接触孔中的多个存储节点接触插塞; 在所述存储节点接触插塞上形成具有与所述第一绝缘层不同的蚀刻速率的第二绝缘层; 在所述第二绝缘层上形成第三绝缘层; 依次蚀刻第三绝缘层和第二绝缘层，以形成暴露存储节点接触插塞的多个第二接触孔; 以及在所述第二接触孔中的每一个上形成所述存储节点。