公开(公告)号：US20120064680A1

公开(公告)日：2012-03-15

申请号：US13228867

申请日：2011-09-09

申请人： Jung-Min Oh ,  Bo-Un Yoon ,  Gyu-Wan Choi ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Im-Soo Park ,  Dong-Seok Lee ,  Young-Hoo Kim

发明人： Jung-Min Oh ,  Bo-Un Yoon ,  Gyu-Wan Choi ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Im-Soo Park ,  Dong-Seok Lee ,  Young-Hoo Kim

IPC分类号： H01L21/336 ,  H01G13/06

CPC分类号： H01G13/06

摘要： A method of forming a capacitor structure and manufacturing a semiconductor device, the method of forming a capacitor structure including sequentially forming a first mold layer, a supporting layer, a second mold layer, an anti-bowing layer, and a third mold layer on a substrate having a conductive region thereon; partially removing the third mold layer, the anti-bowing layer, the second mold layer, the supporting layer, and the first mold layer to form a first opening exposing the conductive region; forming a lower electrode on a sidewall and bottom of the first opening, the lower electrode being electrically connected to the conductive region; further removing the third mold layer, the anti-bowing layer, and the second mold layer; partially removing the supporting layer to form a supporting layer pattern; removing the first mold layer; and sequentially forming a dielectric layer and upper electrode on the lower electrode and the supporting layer pattern.

摘要翻译： 一种形成电容器结构并制造半导体器件的方法，形成电容器结构的方法包括：依次形成第一模具层，支撑层，第二模具层，抗弯曲层和第三模具层 衬底，其上具有导电区域; 部分地去除第三模具层，抗弯曲层，第二模具层，支撑层和第一模具层，以形成暴露导电区域的第一开口; 在所述第一开口的侧壁和底部形成下电极，所述下电极电连接到所述导电区域; 进一步去除第三模具层，抗弯曲层和第二模具层; 部分地去除支撑层以形成支撑层图案; 去除第一模具层; 并且在下电极和支撑层图案上依次形成电介质层和上电极。

公开(公告)号：US08766343B2

公开(公告)日：2014-07-01

申请号：US13356032

申请日：2012-01-23

申请人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

发明人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

IPC分类号： H01L27/108 ,  H01L29/94

CPC分类号： H01L28/91 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/87

摘要： In a method of forming a capacitor, a first mold layer pattern including a first insulating material may be formed on a substrate. The first mold layer pattern may have a trench. A supporting layer including a second insulating material may be formed in the trench. The second insulating material may have an etching selectivity with respect to the first insulating material. A second mold layer may be formed on the first mold layer pattern and the supporting layer pattern. A lower electrode may be formed through the second mold layer and the first mold layer pattern. The lower electrode may make contact with a sidewall of the supporting layer pattern. The first mold layer pattern and the second mold layer may be removed. A dielectric layer and an upper electrode may be formed on the lower electrode and the supporting layer pattern.

摘要翻译： 在形成电容器的方法中，可以在基板上形成包括第一绝缘材料的第一模层图案。 第一模层图案可以具有沟槽。 可以在沟槽中形成包括第二绝缘材料的支撑层。 第二绝缘材料可以具有相对于第一绝缘材料的蚀刻选择性。 可以在第一模层图案和支撑层图案上形成第二模层。 可以通过第二模具层和第一模具层图案形成下部电极。 下电极可以与支撑层图案的侧壁接触。 可以去除第一模层图案和第二模层。 电介质层和上电极可以形成在下电极和支撑层图案上。

公开(公告)号：US20120112317A1

公开(公告)日：2012-05-10

申请号：US13356032

申请日：2012-01-23

申请人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

发明人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

IPC分类号： H01L21/02

CPC分类号： H01L28/91 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/87

摘要： In a method of forming a capacitor, a first mold layer pattern including a first insulating material may be formed on a substrate. The first mold layer pattern may have a trench. A supporting layer including a second insulating material may be formed in the trench. The second insulating material may have an etching selectivity with respect to the first insulating material. A second mold layer may be formed on the first mold layer pattern and the supporting layer pattern. A lower electrode may be formed through the second mold layer and the first mold layer pattern. The lower electrode may make contact with a sidewall of the supporting layer pattern. The first mold layer pattern and the second mold layer may be removed. A dielectric layer and an upper electrode may be formed on the lower electrode and the supporting layer pattern.

摘要翻译： 在形成电容器的方法中，可以在基板上形成包括第一绝缘材料的第一模层图案。 第一模层图案可以具有沟槽。 可以在沟槽中形成包括第二绝缘材料的支撑层。 第二绝缘材料可以具有相对于第一绝缘材料的蚀刻选择性。 可以在第一模层图案和支撑层图案上形成第二模层。 可以通过第二模具层和第一模具层图案形成下部电极。 下电极可以与支撑层图案的侧壁接触。 可以去除第一模层图案和第二模层。 电介质层和上电极可以形成在下电极和支撑层图案上。

公开(公告)号：US08119476B2

公开(公告)日：2012-02-21

申请号：US12906184

申请日：2010-10-18

申请人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

发明人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

IPC分类号： H01L21/8242

CPC分类号： H01L28/91 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/87

摘要： In a method of forming a capacitor, a first mold layer pattern including a first insulating material may be formed on a substrate. The first mold layer pattern may have a trench. A supporting layer including a second insulating material may be formed in the trench. The second insulating material may have an etching selectivity with respect to the first insulating material. A second mold layer may be formed on the first mold layer pattern and the supporting layer pattern. A lower electrode may be formed through the second mold layer and the first mold layer pattern. The lower electrode may make contact with a sidewall of the supporting layer pattern. The first mold layer pattern and the second mold layer may be removed. A dielectric layer and an upper electrode may be formed on the lower electrode and the supporting layer pattern.

摘要翻译： 在形成电容器的方法中，可以在基板上形成包括第一绝缘材料的第一模层图案。 第一模层图案可以具有沟槽。 可以在沟槽中形成包括第二绝缘材料的支撑层。 第二绝缘材料可以具有相对于第一绝缘材料的蚀刻选择性。 可以在第一模层图案和支撑层图案上形成第二模层。 可以通过第二模具层和第一模具层图案形成下部电极。 下电极可以与支撑层图案的侧壁接触。 可以去除第一模层图案和第二模层。 电介质层和上电极可以形成在下电极和支撑层图案上。

公开(公告)号：US20110159660A1

公开(公告)日：2011-06-30

申请号：US12906184

申请日：2010-10-18

申请人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

发明人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

IPC分类号： H01L21/02 ,  H01G13/00

CPC分类号： H01L28/91 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/87

摘要： In a method of forming a capacitor, a first mold layer pattern including a first insulating material may be formed on a substrate. The first mold layer pattern may have a trench. A supporting layer including a second insulating material may be formed in the trench. The second insulating material may have an etching selectivity with respect to the first insulating material. A second mold layer may be formed on the first mold layer pattern and the supporting layer pattern. A lower electrode may be formed through the second mold layer and the first mold layer pattern. The lower electrode may make contact with a sidewall of the supporting layer pattern. The first mold layer pattern and the second mold layer may be removed. A dielectric layer and an upper electrode may be formed on the lower electrode and the supporting layer pattern.

摘要翻译： 在形成电容器的方法中，可以在基板上形成包括第一绝缘材料的第一模层图案。 第一模层图案可以具有沟槽。 可以在沟槽中形成包括第二绝缘材料的支撑层。 第二绝缘材料可以具有相对于第一绝缘材料的蚀刻选择性。 可以在第一模层图案和支撑层图案上形成第二模层。 可以通过第二模具层和第一模具层图案形成下部电极。 下电极可以与支撑层图案的侧壁接触。 可以去除第一模层图案和第二模层。 电介质层和上电极可以形成在下电极和支撑层图案上。

公开(公告)号：US20110306197A1

公开(公告)日：2011-12-15

申请号：US13156729

申请日：2011-06-09

申请人： Young-Hoo Kim ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Im-Soo Park

发明人： Young-Hoo Kim ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Im-Soo Park

IPC分类号： H01L21/3205

CPC分类号： H01L28/82

摘要： Method of manufacturing semiconductor device are provided including forming an insulation layer having a pad on a substrate; forming an etch stop layer on the insulation layer and the pad; forming a mold structure having at least one mold layer on the etch stop layer; forming a first supporting layer on the mold structure; etching the first supporting layer and the mold structure to form a first opening exposing the etch stop layer; forming a spacer on a sidewall of the first opening; etching the etch stop layer using the spacer as an etching mask to form a second opening, different from the first opening, exposing a first portion of the pad having a first associated area; etching the etch stop layer using the spacer as an etching mask to form a third opening exposing a second portion of the pad having a second associated area, the second associated area being larger than the first associated area; and etching the mold structure to form a fourth opening having a width larger than a width of the third opening.

摘要翻译： 提供制造半导体器件的方法，包括在衬底上形成具有衬垫的绝缘层; 在所述绝缘层和所述焊盘上形成蚀刻停止层; 形成在所述蚀刻停止层上具有至少一个模制层的模具结构; 在模具结构上形成第一支撑层; 蚀刻第一支撑层和模具结构以形成暴露蚀刻停止层的第一开口; 在所述第一开口的侧壁上形成间隔件; 使用所述间隔物作为蚀刻掩模来蚀刻所述蚀刻停止层，以形成不同于所述第一开口的第二开口，暴露所述焊盘的具有第一相关区域的第一部分; 使用所述间隔物作为蚀刻掩模来蚀刻所述蚀刻停止层，以形成暴露所述焊盘的具有第二相关区域的第二部分的第三开口，所述第二相关区域大于所述第一相关区域; 并且蚀刻所述模具结构以形成宽度大于所述第三开口的宽度的第四开口。

公开(公告)号：US07985999B2

公开(公告)日：2011-07-26

申请号：US12659724

申请日：2010-03-18

申请人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

发明人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

IPC分类号： H01L27/108

CPC分类号： H01L28/91 ,  H01L21/31116 ,  H01L27/10817 ,  H01L27/10852

摘要： A semiconductor device having a capacitor and a method of fabricating the same may be provided. A method of fabricating a semiconductor device may include forming an etch stop layer and a mold layer sequentially on a substrate, patterning the mold layer to form a mold electrode hole exposing a portion of the etch stop layer, etching selectively the exposed etch stop layer by an isotropic dry etching process to form a contact electrode hole through the etch stop layer to expose a portion of the substrate, forming a conductive layer on the substrate and removing the conductive layer on the mold layer on the mold layer to form a cylindrical bottom electrode in the mold and contact electrode holes. The isotropic dry etching process may utilize a process gas including main etching gas and selectivity adjusting gas. The selectivity adjusting gas may increase an etch rate of the etch stop layer by more than an etch rate of the mold layer by the isotropic wet etching process.

摘要翻译： 可以提供具有电容器的半导体器件及其制造方法。 制造半导体器件的方法可以包括在衬底上顺序地形成蚀刻停止层和模制层，图案化模具层以形成露出蚀刻停止层的一部分的模具电极孔，通过以下步骤选择性地蚀刻暴露的蚀刻停止层： 各向同性干蚀刻工艺，以形成通过蚀刻停止层的接触电极孔，以露出衬底的一部分，在衬底上形成导电层，并去除模层上的模层上的导电层，形成圆柱形底电极 在模具和接触电极孔中。 各向同性干蚀刻工艺可以利用包括主蚀刻气体和选择性调节气体的工艺气体。 选择性调节气体可以通过各向同性湿蚀刻工艺增加蚀刻停止层的蚀刻速率超过模具层的蚀刻速率。

公开(公告)号：US07820508B2

公开(公告)日：2010-10-26

申请号：US11593067

申请日：2006-11-06

申请人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

发明人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

IPC分类号： H01L21/8242

CPC分类号： H01L28/91 ,  H01L21/31116 ,  H01L27/10817 ,  H01L27/10852

摘要： A semiconductor device having a capacitor and a method of fabricating the same may be provided. A method of fabricating a semiconductor device may include forming an etch stop layer and a mold layer sequentially on a substrate, patterning the mold layer to form a mold electrode hole exposing a portion of the etch stop layer, etching selectively the exposed etch stop layer by an isotropic dry etching process to form a contact electrode hole through the etch stop layer to expose a portion of the substrate, forming a conductive layer on the substrate and removing the conductive layer on the mold layer on the mold layer to form a cylindrical bottom electrode in the mold and contact electrode holes. The isotropic dry etching process may utilize a process gas including main etching gas and selectivity adjusting gas. The selectivity adjusting gas may increase an etch rate of the etch stop layer by more than an etch rate of the mold layer by the isotropic wet etching process.

公开(公告)号：US20070111432A1

公开(公告)日：2007-05-17

申请号：US11593067

申请日：2006-11-06

申请人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

发明人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

IPC分类号： H01L21/8242

CPC分类号： H01L28/91 ,  H01L21/31116 ,  H01L27/10817 ,  H01L27/10852

摘要： A semiconductor device having a capacitor and a method of fabricating the same may be provided. A method of fabricating a semiconductor device may include forming an etch stop layer and a mold layer sequentially on a substrate, patterning the mold layer to form a mold electrode hole exposing a portion of the etch stop layer, etching selectively the exposed etch stop layer by an isotropic dry etching process to form a contact electrode hole through the etch stop layer to expose a portion of the substrate, forming a conductive layer on the substrate and removing the conductive layer on the mold layer on the mold layer to form a cylindrical bottom electrode in the mold and contact electrode holes. The isotropic dry etching process may utilize a process gas including main etching gas and selectivity adjusting gas. The selectivity adjusting gas may increase an etch rate of the etch stop layer by more than an etch rate of the mold layer by the isotropic wet etching process.

摘要翻译： 可以提供具有电容器的半导体器件及其制造方法。 制造半导体器件的方法可以包括在衬底上顺序地形成蚀刻停止层和模制层，图案化模具层以形成露出蚀刻停止层的一部分的模具电极孔，通过以下步骤选择性地蚀刻暴露的蚀刻停止层： 各向同性干蚀刻工艺，以形成通过蚀刻停止层的接触电极孔，以露出衬底的一部分，在衬底上形成导电层，并去除模层上的模层上的导电层，形成圆柱形底电极 在模具和接触电极孔中。 各向同性干蚀刻工艺可以利用包括主蚀刻气体和选择性调节气体的工艺气体。 选择性调节气体可以通过各向同性湿蚀刻工艺增加蚀刻停止层的蚀刻速率超过模具层的蚀刻速率。

公开(公告)号：US20100187654A1

公开(公告)日：2010-07-29

申请号：US12659724

申请日：2010-03-18

申请人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

发明人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Woo-Gwan Shim ,  Im-Soo Park

IPC分类号： H01L29/92

CPC分类号： H01L28/91 ,  H01L21/31116 ,  H01L27/10817 ,  H01L27/10852

摘要： A semiconductor device having a capacitor and a method of fabricating the same may be provided. A method of fabricating a semiconductor device may include forming an etch stop layer and a mold layer sequentially on a substrate, patterning the mold layer to form a mold electrode hole exposing a portion of the etch stop layer, etching selectively the exposed etch stop layer by an isotropic dry etching process to form a contact electrode hole through the etch stop layer to expose a portion of the substrate, forming a conductive layer on the substrate and removing the conductive layer on the mold layer on the mold layer to form a cylindrical bottom electrode in the mold and contact electrode holes. The isotropic dry etching process may utilize a process gas including main etching gas and selectivity adjusting gas. The selectivity adjusting gas may increase an etch rate of the etch stop layer by more than an etch rate of the mold layer by the isotropic wet etching process.

摘要翻译： 可以提供具有电容器的半导体器件及其制造方法。 制造半导体器件的方法可以包括在衬底上顺序地形成蚀刻停止层和模制层，图案化模具层以形成露出蚀刻停止层的一部分的模具电极孔，通过以下步骤选择性地蚀刻暴露的蚀刻停止层： 各向同性干蚀刻工艺，以形成通过蚀刻停止层的接触电极孔，以露出衬底的一部分，在衬底上形成导电层，并去除模层上的模层上的导电层，形成圆柱形底电极 在模具和接触电极孔中。 各向同性干蚀刻工艺可以利用包括主蚀刻气体和选择性调节气体的工艺气体。 选择性调节气体可以通过各向同性湿蚀刻工艺增加蚀刻停止层的蚀刻速率超过模具层的蚀刻速率。