利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

51 条记录 (耗时 0.027 秒)

    Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure
    5.
    发明授权
    Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure 有权
    绝缘体上半导体（SOI）结构，具有选择性放置的亚绝缘体层空穴和形成SOI结构的方法

    公开(公告)号：US08610211B2

    公开(公告)日：2013-12-17

    申请号：US12842146

    申请日：2010-07-23

    申请人： Toshiharu Furukawa ,  Robert R. Robison ,  Richard Q. Williams

    发明人： Toshiharu Furukawa ,  Robert R. Robison ,  Richard Q. Williams

    IPC分类号： H01L27/12

    CPC分类号： H01L29/66477 ,  H01L21/02104 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/78648 ,  H01L29/78654

    摘要： Disclosed is a semiconductor-on-insulator (SOI) structure having sub-insulator layer void(s) selectively placed in a substrate so that capacitance coupling between a first section of a semiconductor layer and the substrate will be less than capacitance coupling between a second section of the semiconductor layer and the substrate. The first section may contain a first device on an insulator layer and the second section may contain a second device on the insulator layer. Alternatively, the first and second sections may comprise different regions of the same device on an insulator layer. For example, in an SOI field effect transistor (FET), sub-insulator layer voids can be selectively placed in the substrate below the source, drain and/or body contact diffusion regions, but not below the channel region so that capacitance coupling between the these various diffusion regions and the substrate will be less than capacitance coupling between the channel region and the substrate. Also, disclosed is an associated method of forming such an SOI structure.

    摘要翻译： 公开了一种绝缘体半导体（SOI）结构，其具有选择性地放置在衬底中的次绝缘体层空穴，使得半导体层的第一部分与衬底之间的电容耦合将小于第二 半导体层和衬底的截面。 第一部分可以包含绝缘体层上的第一器件，第二部分可以在绝缘体层上包含第二器件。 或者，第一和第二部分可以包括绝缘体层上相同器件的不同区域。 例如，在SOI场效应晶体管（FET）中，可以将子绝缘体层空隙选择性地放置在源极，漏极和/或体接触扩散区域下方的衬底中，但不能在沟道区域下方，使得电容耦合 这些各种扩散区域和衬底将小于沟道区域和衬底之间的电容耦合。 此外，公开了形成这种SOI结构的相关方法。

    SEMICONDUCTOR-ON-INSULATOR (SOI) STRUCTURE WITH SELECTIVELY PLACED SUB-INSULATOR LAYER VOID(S) AND METHOD OF FORMING THE SOI STRUCTURE
    6.
    发明申请
    SEMICONDUCTOR-ON-INSULATOR (SOI) STRUCTURE WITH SELECTIVELY PLACED SUB-INSULATOR LAYER VOID(S) AND METHOD OF FORMING THE SOI STRUCTURE 有权
    具有选择性的绝缘子层绝缘体的半导体绝缘体（SOI）结构和形成SOI结构的方法

    公开(公告)号：US20120018806A1

    公开(公告)日：2012-01-26

    申请号：US12842146

    申请日：2010-07-23

    申请人： Toshiharu Furukawa ,  Robert R. Robison ,  Richard Q. Williams

    发明人： Toshiharu Furukawa ,  Robert R. Robison ,  Richard Q. Williams

    IPC分类号： H01L27/12 ,  H01L21/84

    CPC分类号： H01L29/66477 ,  H01L21/02104 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/78648 ,  H01L29/78654

    摘要： Disclosed is a semiconductor-on-insulator (SOI) structure having sub-insulator layer void(s) selectively placed in a substrate so that capacitance coupling between a first section of a semiconductor layer and the substrate will be less than capacitance coupling between a second section of the semiconductor layer and the substrate. The first section may contain a first device on an insulator layer and the second section may contain a second device on the insulator layer. Alternatively, the first and second sections may comprise different regions of the same device on an insulator layer. For example, in an SOI field effect transistor (FET), sub-insulator layer voids can be selectively placed in the substrate below the source, drain and/or body contact diffusion regions, but not below the channel region so that capacitance coupling between the these various diffusion regions and the substrate will be less than capacitance coupling between the channel region and the substrate. Also, disclosed is an associated method of forming such an SOI structure.

    摘要翻译： 公开了一种绝缘体半导体（SOI）结构，其具有选择性地放置在衬底中的次绝缘体层空穴，使得半导体层的第一部分与衬底之间的电容耦合将小于第二 半导体层和衬底的截面。 第一部分可以包含绝缘体层上的第一器件，第二部分可以在绝缘体层上包含第二器件。 或者，第一和第二部分可以包括绝缘体层上相同器件的不同区域。 例如，在SOI场效应晶体管（FET）中，可以将子绝缘体层空隙选择性地放置在源极，漏极和/或体接触扩散区域下方的衬底中，但不能在沟道区域下方，使得电容耦合 这些各种扩散区域和衬底将小于沟道区域和衬底之间的电容耦合。 此外，公开了形成这种SOI结构的相关方法。