公开(公告)号：US08119503B2

公开(公告)日：2012-02-21

申请号：US12498528

申请日：2009-07-07

申请人： Kong-Soo Lee ,  Kyoung-Seok Kim ,  Sang-Jin Park ,  Chang-Hoon Lee ,  Ji-Hyun Jeong ,  Jae-Hyun Park ,  Jae-Hee Oh

发明人： Kong-Soo Lee ,  Kyoung-Seok Kim ,  Sang-Jin Park ,  Chang-Hoon Lee ,  Ji-Hyun Jeong ,  Jae-Hyun Park ,  Jae-Hee Oh

IPC分类号： H01L47/00 ,  H01L21/20

CPC分类号： H01L27/1021 ,  H01L27/24 ,  H01L29/8613

摘要： Methods of forming integrated circuit devices include forming an etch stop layer on a surface of a semiconductor substrate and forming a first interlayer insulating layer on the etch stop layer. The first interlayer insulating layer is patterned to define an opening therein that exposes a first portion of the etch stop layer. This first portion of the etch stop layer is then removed to thereby expose an underlying portion of the surface of the semiconductor substrate. This removal of the etch stop layer may be performed by wet etching the first portion of the etch stop layer using a phosphoric acid solution. A semiconductor region is then selectively grown into the opening, using the exposed portion of the surface of the semiconductor substrate as an epitaxial seed layer.

摘要翻译： 形成集成电路器件的方法包括在半导体衬底的表面上形成蚀刻停止层，并在蚀刻停止层上形成第一层间绝缘层。 图案化第一层间绝缘层以限定其中暴露出蚀刻停止层的第一部分的开口。 然后去除蚀刻停止层的第一部分，从而暴露半导体衬底的表面的下面部分。 蚀刻停止层的这种去除可以通过使用磷酸溶液湿蚀刻蚀刻停止层的第一部分来进行。 然后使用半导体衬底的表面的暴露部分作为外延种子层，选择性地将半导体区域生长到开口中。

公开(公告)号：US20100108971A1

公开(公告)日：2010-05-06

申请号：US12498528

申请日：2009-07-07

申请人： Kong-Soo Lee ,  Kyoung-Seok Kim ,  Sang-Jin Park ,  Chang-Hoon Lee ,  Ji-Hyun Jeong ,  Jae-Hyun Park ,  Jae-Hee Oh

发明人： Kong-Soo Lee ,  Kyoung-Seok Kim ,  Sang-Jin Park ,  Chang-Hoon Lee ,  Ji-Hyun Jeong ,  Jae-Hyun Park ,  Jae-Hee Oh

IPC分类号： H01L47/00 ,  H01L21/20

CPC分类号： H01L27/1021 ,  H01L27/24 ,  H01L29/8613

摘要： Methods of forming integrated circuit devices include forming an etch stop layer on a surface of a semiconductor substrate and forming a first interlayer insulating layer on the etch stop layer. The first interlayer insulating layer is patterned to define an opening therein that exposes a first portion of the etch stop layer. This first portion of the etch stop layer is then removed to thereby expose an underlying portion of the surface of the semiconductor substrate. This removal of the etch stop layer may be performed by wet etching the first portion of the etch stop layer using a phosphoric acid solution. A semiconductor region is then selectively grown into the opening, using the exposed portion of the surface of the semiconductor substrate as an epitaxial seed layer.

摘要翻译： 形成集成电路器件的方法包括在半导体衬底的表面上形成蚀刻停止层，并在蚀刻停止层上形成第一层间绝缘层。 图案化第一层间绝缘层以限定其中暴露出蚀刻停止层的第一部分的开口。 然后去除蚀刻停止层的第一部分，从而暴露半导体衬底的表面的下面部分。 蚀刻停止层的这种去除可以通过使用磷酸溶液湿蚀刻蚀刻停止层的第一部分来进行。 然后使用半导体衬底的表面的暴露部分作为外延种子层，选择性地将半导体区域生长到开口中。

公开(公告)号：US08030129B2

公开(公告)日：2011-10-04

申请号：US12655047

申请日：2009-12-21

申请人： Ji-Hyun Jeong ,  Jae-Hee Oh ,  Jae-Hyun Park

发明人： Ji-Hyun Jeong ,  Jae-Hee Oh ,  Jae-Hyun Park

IPC分类号： H01L21/06

CPC分类号： H01L27/24

摘要： A method of manufacturing a nonvolatile memory device including forming on a lower insulating layer a first sacrificial pattern having first openings extending in a first direction, forming a second sacrificial pattern having second openings extending in a second direction on the lower insulating layer and the first sacrificial pattern wherein the second openings intersect the first openings, etching the lower insulating layer using the first and second sacrificial patterns to form a lower insulating pattern having contact holes defined by a region where the first and second openings intersect each other, forming a bottom electrode in the contact holes, and forming a variable resistance pattern on the lower insulating pattern so that a portion of the variable resistance pattern connects to a top surface of the bottom electrode.

摘要翻译： 一种制造非易失性存储器件的方法，包括在下绝缘层上形成第一牺牲图案，所述第一牺牲图案具有沿第一方向延伸的第一开口，形成第二牺牲图案，所述第二牺牲图案具有在所述下绝缘层上沿第二方向延伸的第二开口， 图案，其中所述第二开口与所述第一开口相交;使用所述第一和第二牺牲图案蚀刻所述下绝缘层，以形成具有由所述第一开口和所述第二开口相交的区域限定的接触孔的下绝缘图案，形成底部电极 接触孔，并且在下绝缘图案上形成可变电阻图案，使得可变电阻图案的一部分连接到底电极的顶表面。

公开(公告)号：US08021966B2

公开(公告)日：2011-09-20

申请号：US12644224

申请日：2009-12-22

申请人： Ji-Hyun Jeong ,  Jae-Hee Oh ,  Jae-Hyun Park

发明人： Ji-Hyun Jeong ,  Jae-Hee Oh ,  Jae-Hyun Park

IPC分类号： H01L21/00

CPC分类号： H01L45/06 ,  G11C13/0004 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1683

摘要： A method of fabricating a nonvolatile memory device includes; forming a first sacrificial layer pattern including a first open area that extends in a first direction on a lower dielectric layer, forming a pre-lower dielectric layer pattern including a recess that extends in the first direction using the first sacrificial layer pattern, forming a second sacrificial layer pattern including a second open area that extends in a second direction on the pre-lower dielectric layer pattern and the first sacrificial layer pattern, wherein the second open area intersects the first open area, forming a lower dielectric layer pattern including contact holes spaced apart in the recess using the first sacrificial layer pattern and second sacrificial layer pattern, wherein the contact holes extend to a bottom of the lower dielectric layer pattern, and forming a bottom electrode in the contact hole.

摘要翻译： 一种制造非易失性存储器件的方法包括： 形成第一牺牲层图案，所述第一牺牲层图案包括在下电介质层上沿第一方向延伸的第一开口区域，形成包括使用所述第一牺牲层图案沿所述第一方向延伸的凹部的预下介电层图案，形成第二牺牲层图案 牺牲层图案包括在预下电介质层图案和第一牺牲层图案上沿第二方向延伸的第二开口区域，其中第二开口区域与第一开放区域相交，形成包括间隔开的接触孔的下介电层图案 在使用第一牺牲层图案和第二牺牲层图案的凹部中分开，其中接触孔延伸到下介电层图案的底部，并且在接触孔中形成底部电极。

公开(公告)号：US08518790B2

公开(公告)日：2013-08-27

申请号：US13692329

申请日：2012-12-03

申请人： Jung-in Kim ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

发明人： Jung-in Kim ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

IPC分类号： H01L21/02

CPC分类号： H01L45/16 ,  H01L27/1021 ,  H01L27/24

摘要： A variable resistance memory device, and a method of forming the same. The method may include forming a lower electrode on a substrate, stacking a first etch stop layer and a second etch stop layer on the substrate, forming an insulating layer on the second etch stop layer, forming a recessing region to expose the lower electrode by patterning the insulating layer and the first and second etch stop layer, forming a variable resistance material layer in the recess region, and forming an upper electrode on the variable resistance material layer. The first etch stop layer can have an etching selectivity with respect to the second etch stop layer.

摘要翻译： 一种可变电阻存储器件及其形成方法。 该方法可以包括在衬底上形成下电极，在衬底上堆叠第一蚀刻停止层和第二蚀刻停止层，在第二蚀刻停止层上形成绝缘层，形成凹陷区域以通过图案曝光下电极 绝缘层和第一和第二蚀刻停止层，在凹陷区域中形成可变电阻材料层，并在可变电阻材料层上形成上电极。 第一蚀刻停止层可以相对于第二蚀刻停止层具有蚀刻选择性。

公开(公告)号：US20100227449A1

公开(公告)日：2010-09-09

申请号：US12714685

申请日：2010-03-01

申请人： Jung-in KIM ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

发明人： Jung-in KIM ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

IPC分类号： H01L21/02

CPC分类号： H01L45/16 ,  H01L27/1021 ,  H01L27/24

摘要： A variable resistance memory device, and a method of forming the same. The method may include forming a lower electrode on a substrate, stacking a first etch stop layer and a second etch stop layer on the substrate, forming an insulating layer on the second etch stop layer, forming a recessing region to expose the lower electrode by patterning the insulating layer and the first and second etch stop layer, forming a variable resistance material layer in the recess region, and forming an upper electrode on the variable resistance material layer. The first etch stop layer can have an etching selectivity with respect to the second etch stop layer.

摘要翻译： 一种可变电阻存储器件及其形成方法。 该方法可以包括在衬底上形成下电极，在衬底上堆叠第一蚀刻停止层和第二蚀刻停止层，在第二蚀刻停止层上形成绝缘层，形成凹陷区域以通过图案曝光下电极 绝缘层和第一和第二蚀刻停止层，在凹陷区域中形成可变电阻材料层，并在可变电阻材料层上形成上电极。 第一蚀刻停止层可以相对于第二蚀刻停止层具有蚀刻选择性。

公开(公告)号：US20130143382A1

公开(公告)日：2013-06-06

申请号：US13692329

申请日：2012-12-03

申请人： Jung-in KIM ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

发明人： Jung-in KIM ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

IPC分类号： H01L45/00

CPC分类号： H01L45/16 ,  H01L27/1021 ,  H01L27/24

摘要： A variable resistance memory device, and a method of forming the same. The method may include forming a lower electrode on a substrate, stacking a first etch stop layer and a second etch stop layer on the substrate, forming an insulating layer on the second etch stop layer, forming a recessing region to expose the lower electrode by patterning the insulating layer and the first and second etch stop layer, forming a variable resistance material layer in the recess region, and forming an upper electrode on the variable resistance material layer. The first etch stop layer can have an etching selectivity with respect to the second etch stop layer.

摘要翻译： 一种可变电阻存储器件及其形成方法。 该方法可以包括在衬底上形成下电极，在衬底上堆叠第一蚀刻停止层和第二蚀刻停止层，在第二蚀刻停止层上形成绝缘层，形成凹陷区域以通过图案曝光下电极 绝缘层和第一和第二蚀刻停止层，在凹陷区域中形成可变电阻材料层，并在可变电阻材料层上形成上电极。 第一蚀刻停止层可以相对于第二蚀刻停止层具有蚀刻选择性。

公开(公告)号：US08724411B2

公开(公告)日：2014-05-13

申请号：US13251611

申请日：2011-10-03

申请人： Jin-Young Kim ,  Ki Whan Song ,  Jae Hee Oh ,  Ji-Hyun Jeong

发明人： Jin-Young Kim ,  Ki Whan Song ,  Jae Hee Oh ,  Ji-Hyun Jeong

IPC分类号： G11C7/00

CPC分类号： H01L27/2409 ,  G11C7/12 ,  G11C7/18 ,  G11C13/0004 ,  G11C2213/72 ,  G11C2213/79 ,  H01L27/2436

摘要： A non-volatile memory device can include a word line that is operatively coupled to a non-volatile memory cell. A local bit line can be operatively coupled to the non-volatile memory cell. A discharge line that is associated with the local bit line can be configured to discharge the local bit line and a discharge diode can be electrically coupled between the local bit line and the discharge line.

摘要翻译： 非易失性存储器件可以包括可操作地耦合到非易失性存储器单元的字线。 局部位线可以可操作地耦合到非易失性存储单元。 与本地位线相关联的放电线可以被配置为放电本地位线，并且放电二极管可以电耦合在局部位线和放电线之间。

公开(公告)号：US08324067B2

公开(公告)日：2012-12-04

申请号：US12714685

申请日：2010-03-01

申请人： Jung-in Kim ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

发明人： Jung-in Kim ,  Jae-Hee Oh ,  Hyunho Kim ,  Ji-Hyun Jeong

IPC分类号： H01L21/02

CPC分类号： H01L45/16 ,  H01L27/1021 ,  H01L27/24

摘要： A variable resistance memory device, and a method of forming the same. The method may include forming a lower electrode on a substrate, stacking a first etch stop layer and a second etch stop layer on the substrate, forming an insulating layer on the second etch stop layer, forming a recessing region to expose the lower electrode by patterning the insulating layer and the first and second etch stop layer, forming a variable resistance material layer in the recess region, and forming an upper electrode on the variable resistance material layer. The first etch stop layer can have an etching selectivity with respect to the second etch stop layer.

摘要翻译： 一种可变电阻存储器件及其形成方法。 该方法可以包括在衬底上形成下电极，在衬底上堆叠第一蚀刻停止层和第二蚀刻停止层，在第二蚀刻停止层上形成绝缘层，形成凹陷区域以通过图案曝光下电极 绝缘层和第一和第二蚀刻停止层，在凹陷区域中形成可变电阻材料层，并在可变电阻材料层上形成上电极。 第一蚀刻停止层可以相对于第二蚀刻停止层具有蚀刻选择性。

公开(公告)号：US08748884B2

公开(公告)日：2014-06-10

申请号：US13081168

申请日：2011-04-06

申请人： Ji-Hyun Jeong ,  JaeHee Oh ,  Heung Jin Joo ,  Sung-Ho Eun

发明人： Ji-Hyun Jeong ,  JaeHee Oh ,  Heung Jin Joo ,  Sung-Ho Eun

IPC分类号： H01L29/12

CPC分类号： H01L45/06 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/144

摘要： A nonvolatile memory device includes a substrate and a first insulating layer on the substrate. The first insulating layer includes a first opening therein. A lower electrode is provided in the first opening and protrudes from a surface of the first insulating layer outside the first opening. An electrode passivation pattern is provided on a sidewall of the lower electrode that protrudes from the surface of the first insulating layer. A second insulating layer is provided on the first insulating layer and includes a second opening therein at least partially exposing the lower electrode. A variable resistance material layer extends into the second opening to contact the lower electrode. The electrode passivation layer electrically separates the sidewall of the lower electrode from the variable resistance material layer. The electrode passivation pattern is formed of a material having an etching selectivity to that of the second insulating layer. Related fabrication methods are also discussed.

摘要翻译： 非易失性存储器件包括衬底和衬底上的第一绝缘层。 第一绝缘层包括其中的第一开口。 下电极设置在第一开口中并从第一开口外侧的第一绝缘层的表面突出。 电极钝化图案设置在从第一绝缘层的表面突出的下电极的侧壁上。 第二绝缘层设置在第一绝缘层上，并且包括其中至少部分地暴露下电极的第二开口。 可变电阻材料层延伸到第二开口中以接触下电极。 电极钝化层将下电极的侧壁与可变电阻材料层电隔离。 电极钝化图案由具有对第二绝缘层的蚀刻选择性的蚀刻选择性的材料形成。 还讨论了相关的制造方法。