利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

108 条记录 (耗时 0.03 秒)

    Methods of forming metal interconnection structures
    1.
    发明授权
    Methods of forming metal interconnection structures 有权
    形成金属互连结构的方法

    公开(公告)号：US08124524B2

    公开(公告)日：2012-02-28

    申请号：US12711812

    申请日：2010-02-24

    申请人： Kyung-In Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    发明人： Kyung-In Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    IPC分类号： H01L21/4763

    CPC分类号： H01L23/5226 ,  H01L21/76846 ,  H01L21/76858 ,  H01L23/53223 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Methods of forming a metal interconnection structure are provided. The methods include forming an insulating layer on a semiconductor substrate including a first metal interconnection. The insulating layer is patterned to form an opening that exposes the first metal interconnection. A first diffusion barrier layer is formed on the exposed first metal interconnection. After forming the first diffusion barrier layer, a second diffusion barrier layer is formed on the first diffusion barrier layer in the opening, the second diffusion barrier layer contacting a sidewall of the opening. A second metal interconnection is formed on the second diffusion barrier layer.

    摘要翻译： 提供形成金属互连结构的方法。 所述方法包括在包括第一金属互连的半导体衬底上形成绝缘层。 图案化绝缘层以形成露出第一金属互连的开口。 在暴露的第一金属互连上形成第一扩散阻挡层。 在形成第一扩散阻挡层之后，在开口中的第一扩散阻挡层上形成第二扩散阻挡层，第二扩散阻挡层与开口的侧壁接触。 第二金属互连形成在第二扩散阻挡层上。

    METHODS OF FORMING METAL INTERCONNECTION STRUCTURES
    3.
    发明申请
    METHODS OF FORMING METAL INTERCONNECTION STRUCTURES 有权
    形成金属互连结构的方法

    公开(公告)号：US20100151672A1

    公开(公告)日：2010-06-17

    申请号：US12711812

    申请日：2010-02-24

    申请人： Kyung-In Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    发明人： Kyung-In Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    IPC分类号： H01L21/768

    CPC分类号： H01L23/5226 ,  H01L21/76846 ,  H01L21/76858 ,  H01L23/53223 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Methods of forming a metal interconnection structure are provided. The methods include forming an insulating layer on a semiconductor substrate including a first metal interconnection. The insulating layer is patterned to form an opening that exposes the first metal interconnection. A first diffusion barrier layer is formed on the exposed first metal interconnection. After forming the first diffusion barrier layer, a second diffusion barrier layer is formed on the first diffusion barrier layer in the opening, the second diffusion barrier layer contacting a sidewall of the opening. A second metal interconnection is formed on the second diffusion barrier layer.

    摘要翻译： 提供形成金属互连结构的方法。 所述方法包括在包括第一金属互连的半导体衬底上形成绝缘层。 图案化绝缘层以形成露出第一金属互连的开口。 在暴露的第一金属互连上形成第一扩散阻挡层。 在形成第一扩散阻挡层之后，在开口中的第一扩散阻挡层上形成第二扩散阻挡层，第二扩散阻挡层与开口的侧壁接触。 第二金属互连形成在第二扩散阻挡层上。

    Semiconductor device and methods of forming the same
    4.
    发明申请
    Semiconductor device and methods of forming the same 有权
    半导体器件及其形成方法

    公开(公告)号：US20080054468A1

    公开(公告)日：2008-03-06

    申请号：US11892089

    申请日：2007-08-20

    申请人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    发明人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    IPC分类号： H01L23/52 ,  H01L21/4763

    CPC分类号： H01L21/76868 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An example embodiment provides a method of forming a conductive pattern in a semiconductor device. The method includes forming one or more dielectric layers over a first conductive pattern formed on a substrate; forming an opening in the one or more dielectric layers to expose a portion of the first conductive pattern, forming a growth promoting layer over the exposed portion of the first conductive pattern and the one or more dielectric layers, forming a growth inhibiting layer over a portion of the growth promoting layer, and forming the second conductive layer in the opening.

    摘要翻译： 示例性实施例提供了在半导体器件中形成导电图案的方法。 该方法包括在形成在衬底上的第一导电图案上形成一个或多个电介质层; 在所述一个或多个电介质层中形成开口以暴露所述第一导电图案的一部分，在所述第一导电图案和所述一个或多个介电层的暴露部分上形成增长促进层，在所述第一导电图案的一部分上形成生长抑制层 的生长促进层，并且在开口中形成第二导电层。

    Semiconductor device and methods of forming the same
    7.
    发明授权
    Semiconductor device and methods of forming the same 有权
    半导体器件及其形成方法

    公开(公告)号：US07807571B2

    公开(公告)日：2010-10-05

    申请号：US11892089

    申请日：2007-08-20

    申请人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    发明人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

    IPC分类号： H01L21/44 ,  H01L23/52

    CPC分类号： H01L21/76868 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An example embodiment provides a method of forming a conductive pattern in a semiconductor device. The method includes forming one or more dielectric layers over a first conductive pattern formed on a substrate; forming an opening in the one or more dielectric layers to expose a portion of the first conductive pattern, forming a growth promoting layer over the exposed portion of the first conductive pattern and the one or more dielectric layers, forming a growth inhibiting layer over a portion of the growth promoting layer, and forming the second conductive layer in the opening.

    摘要翻译： 示例性实施例提供了在半导体器件中形成导电图案的方法。 该方法包括在形成在衬底上的第一导电图案上形成一个或多个电介质层; 在所述一个或多个电介质层中形成开口以暴露所述第一导电图案的一部分，在所述第一导电图案和所述一个或多个介电层的暴露部分上形成增长促进层，在所述第一导电图案的一部分上形成生长抑制层 的生长促进层，并且在开口中形成第二导电层。

    Semiconductor memory device and method of fabricating the same
    8.
    发明授权
    Semiconductor memory device and method of fabricating the same 有权
    半导体存储器件及其制造方法

    公开(公告)号：US07759248B2

    公开(公告)日：2010-07-20

    申请号：US11585087

    申请日：2006-10-24

    申请人： Seong-Hwee Cheong ,  Sang-Woo Lee ,  Jong-Won Hong ,  Seung-Gil Yang ,  Kyung-In Choi ,  Hyun-Bae Lee

    发明人： Seong-Hwee Cheong ,  Sang-Woo Lee ,  Jong-Won Hong ,  Seung-Gil Yang ,  Kyung-In Choi ,  Hyun-Bae Lee

    IPC分类号： H01L21/44 ,  H01L23/48

    CPC分类号： H01L21/76846 ,  H01L21/28562 ,  H01L21/76843

    摘要： A semiconductor memory device and a method of fabricating the same are disclosed. The semiconductor memory device may include a conductive layer doped with impurities, a non-conductive layer on the conductive layer and undoped with impurities, an interlayer insulating film on the non-conductive layer and having a contact hole for exposing an upper surface of the non-conductive layer, an ohmic tungsten film on the contact hole, a lower portion of the ohmic tungsten film permeating the non-conductive layer to come in contact with the conductive layer, a tungsten nitride film on the contact hole on the ohmic tungsten film, and a tungsten film on the tungsten nitride film to fill the contact hole.

    摘要翻译： 公开了一种半导体存储器件及其制造方法。 半导体存储器件可以包括掺杂有杂质的导电层，在导电层上不掺杂的非导电层，在非导电层上的层间绝缘膜，并且具有用于暴露非导电层的上表面的接触孔 导电层，接触孔上的欧姆钨膜，渗透非导电层的欧姆钨膜的下部与导电层接触，在欧姆钨膜上的接触孔上形成氮化钨膜， 并在氮化钨膜上形成钨膜以填充接触孔。

    Semiconductor memory device and method of fabricating the same
    9.
    发明申请
    Semiconductor memory device and method of fabricating the same 有权
    半导体存储器件及其制造方法

    公开(公告)号：US20070134914A1

    公开(公告)日：2007-06-14

    申请号：US11585087

    申请日：2006-10-24

    申请人： Seong-Hwee Cheong ,  Sang-Woo Lee ,  Jong-Won Hong ,  Seung-Gil Yang ,  Kyung-In Choi ,  Hyun-Bae Lee

    发明人： Seong-Hwee Cheong ,  Sang-Woo Lee ,  Jong-Won Hong ,  Seung-Gil Yang ,  Kyung-In Choi ,  Hyun-Bae Lee

    IPC分类号： H01L21/4763 ,  H01L21/44

    CPC分类号： H01L21/76846 ,  H01L21/28562 ,  H01L21/76843

    摘要： A semiconductor memory device and a method of fabricating the same are disclosed. The semiconductor memory device may include a conductive layer doped with impurities, a non-conductive layer on the conductive layer and undoped with impurities, an interlayer insulating film on the non-conductive layer and having a contact hole for exposing an upper surface of the non-conductive layer, an ohmic tungsten film on the contact hole, a lower portion of the ohmic tungsten film permeating the non-conductive layer to come in contact with the conductive layer, a tungsten nitride film on the contact hole on the ohmic tungsten film, and a tungsten film on the tungsten nitride film to fill the contact hole.

    摘要翻译： 公开了一种半导体存储器件及其制造方法。 半导体存储器件可以包括掺杂有杂质的导电层，在导电层上不掺杂的非导电层，在非导电层上的层间绝缘膜，并且具有用于暴露非导电层的上表面的接触孔 导电层，接触孔上的欧姆钨膜，渗透非导电层的欧姆钨膜的下部与导电层接触，在欧姆钨膜上的接触孔上形成氮化钨膜， 并在氮化钨膜上形成钨膜以填充接触孔。

    APPARATUS FOR FABRICATING TUNGSTEN CONTACTS WITH TUNGSTEN NITRIDE BARRIER LAYERS IN SEMICONDUCTOR DEVICES
    10.
    发明申请
    APPARATUS FOR FABRICATING TUNGSTEN CONTACTS WITH TUNGSTEN NITRIDE BARRIER LAYERS IN SEMICONDUCTOR DEVICES 审中-公开
    用于在半导体器件中制备硝酸银掩模层的触摸触点的装置

    公开(公告)号：US20070128866A1

    公开(公告)日：2007-06-07

    申请号：US11671779

    申请日：2007-02-06

    申请人： Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Kyung-In Choi

    发明人： Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Kyung-In Choi

    IPC分类号： H01L21/44 ,  C23C16/00

    CPC分类号： H01L21/76843 ,  H01L21/28562 ,  H01L21/76864

    摘要： A method forming a tungsten contact can include forming a contact hole in an interlayer dielectric layer to expose a portion of an underlying silicon based substrate and to form a side wall of the contact hole. A tungsten silicide layer can be formed on at least on the exposed portion of the substrate. A tungsten nitride layer can be conformally formed on a surface of the interlayer dielectric layer, on the tungsten silicide layer and on the side wall. A contact tungsten layer can be formed on the tungsten nitride layer to fill the contact hole. Related apparatus and contacts are also disclosed.

    摘要翻译： 形成钨接触的方法可以包括在层间电介质层中形成接触孔以暴露下面的硅基衬底的一部分并形成接触孔的侧壁。 至少在衬底的暴露部分上可以形成硅化钨层。 氮化钨层可以共形地形成在层间电介质层的表面上，硅化钨层和侧壁上。 可以在氮化钨层上形成接触钨层以填充接触孔。 还公开了相关装置和接触。