利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

61 条记录 (耗时 0.023 秒)

    Memory controller with ring bus for interconnecting memory clients to memory devices
    1.
    发明授权
    Memory controller with ring bus for interconnecting memory clients to memory devices 有权
    具有环形总线的内存控制器，用于将内存客户端连接到内存设备

    公开(公告)号：US07849256B2

    公开(公告)日：2010-12-07

    申请号：US11484191

    申请日：2006-07-11

    申请人： Warren F. Kruger ,  Patrick Law ,  Alexander Miretsky

    发明人： Warren F. Kruger ,  Patrick Law ,  Alexander Miretsky

    IPC分类号： G06F13/37

    CPC分类号： G06F13/1657

    摘要： Embodiments of a distributed memory controller system implemented on a single integrated circuit device are described. In one embodiment, a memory controller that provides an interconnection circuit between a first plurality of memory devices to a second plurality of memory clients includes a ring bus to route at least one of the memory request and data return signals between the memory clients and the memory devices. The ring bus is configured in a ring topography that is distributed across a portion of an integrated circuit device, resulting in a reduction in the maximum wiring density at the center of memory controller. The ring bus structure also reduces the overall number of interconnections as well as the number of storage elements, thus reducing the total area used by the memory controller.

    摘要翻译： 描述了在单个集成电路设备上实现的分布式存储器控制器系统的实施例。 在一个实施例中，在第一多个存储器设备之间提供互连电路到第二多个存储器客户端的存储器控​​制器包括环形总线，用于在存储器客户机和存储器之间路由存储器请求和数据返回信号中的至少一个 设备。 环形总线被配置为分布在集成电路器件的一部分上的环形形状，导致存储器控制器中心处的最大布线密度的降低。 环形总线结构还减少了互连的总数以及存储元件的数量，从而减少了存储器控制器使用的总面积。

    FILTER MODULE FOR A VIDEO DECODING SYSTEM
    2.
    发明申请
    FILTER MODULE FOR A VIDEO DECODING SYSTEM 有权
    用于视频解码系统的滤波模块

    公开(公告)号：US20100066902A1

    公开(公告)日：2010-03-18

    申请号：US12623534

    申请日：2009-11-23

    申请人： Patrick Law ,  Darren Neuman ,  David Baer

    发明人： Patrick Law ,  Darren Neuman ,  David Baer

    IPC分类号： H04N7/01

    CPC分类号： H04N9/641 ,  H04N5/14 ,  H04N5/4401 ,  H04N7/012 ,  H04N21/25808 ,  H04N21/2662

    摘要： Systems and methods are disclosed for filter modules in a video display system or network. One embodiment relates to a method for operating a filter module in a video display network comprising determining a picture type, display type and operation of the display network. The method further comprises determining, in real time, a filter configuration from a plurality of possible filter configurations based on the determined picture type, display type and operation.

    摘要翻译： 公开了用于视频显示系统或网络中的滤波器模块的系统和方法。 一个实施例涉及一种在视频显示网络中操作滤波器模块的方法，包括确定显示网络的图像类型，显示类型和操作。 该方法还包括基于所确定的图像类型，显示类型和操作，实时地确定来自多个可能的滤波器配置的滤波器配置。

    Method and system for interpolator direction selection during edge detection
    3.
    发明授权
    Method and system for interpolator direction selection during edge detection 失效
    边缘检测时内插器方向选择的方法和系统

    公开(公告)号：US07412096B2

    公开(公告)日：2008-08-12

    申请号：US10946153

    申请日：2004-09-21

    申请人： Darren Neuman ,  Patrick Law

    发明人： Darren Neuman ,  Patrick Law

    IPC分类号： G06K9/48 ,  H04N7/01

    CPC分类号： H04N7/012 ,  H04N5/142

    摘要： A system and method that determines the direction of an edge in a video image using a gradient of the edge in a first direction and a gradient of the edge in a second direction. The system uses the sign of the product of the gradient in the first direction and the gradient in the second direction along with a ratio of multiples of the two gradients to determine the direction of the edge. The direction may correspond to an angle range, where the ratio of the gradients corresponds to a trigonometric function of the angle of the edge.

    摘要翻译： 一种使用第一方向上的边缘的梯度和沿第二方向的边缘的梯度来确定视频图像中的边缘的方向的系统和方法。 系统使用第一方向的梯度积和第二方向的梯度乘积的符号以及两个梯度的倍数的比值来确定边缘的方向。 方向可以对应于角度范围，其中梯度的比率对应于边缘的角度的三角函数。

    Data compression/expansion circuit for facsimile apparatus
    6.
    发明授权
    Data compression/expansion circuit for facsimile apparatus 失效
    传真机数据压缩/扩展电路

    公开(公告)号：US5196945A

    公开(公告)日：1993-03-23

    申请号：US576827

    申请日：1990-09-04

    申请人： Steve Ho ,  Patrick Law

    发明人： Steve Ho ,  Patrick Law

    IPC分类号： H03M7/30 ,  G06T9/00 ,  H03M7/46 ,  H04N1/41 ,  H04N1/419

    CPC分类号： G06T9/005 ,  H04N1/41

    摘要： A facsimile unit including apparatus for simultaneously detecting color changes in image data being encoded and counting the number of pels between the color changes. The unit also includes a decoder having a binary tree embodied in ROMs for fast decoding of received signals.

    摘要翻译： 一种传真单元，包括用于同时检测正被编码的图像数据中的颜色变化并对颜色变化之间的像素数进行计数的装置。 该单元还包括具有实现在ROM中的二进制树的解码器，用于对接收到的信号进行快速解码。

    Multi-pass system and method supporting multiple streams of video
    9.
    发明授权
    Multi-pass system and method supporting multiple streams of video 有权
    支持多视频流的多通道系统和方法

    公开(公告)号：US07990390B2

    公开(公告)日：2011-08-02

    申请号：US10386313

    申请日：2003-03-11

    申请人： Patrick Law ,  Darren Neuman ,  David Baer

    发明人： Patrick Law ,  Darren Neuman ,  David Baer

    IPC分类号： G06T1/20 ,  G06T1/00 ,  G06F15/16

    CPC分类号： G06F13/28 ,  H04N21/426

    摘要： Systems and methods are disclosed for performing multiple processing of data in a network. In one embodiment, the network comprises a first display pipeline that is formed in real time from a plurality of possible display pipelines and that performs at least a first processing step on received data. A buffer stores the processed data and a second display pipeline that is formed in real time from a plurality of possible display pipelines performs at least a second processing step on stored data.

    摘要翻译： 公开了用于在网络中执行数据的多个处理的系统和方法。 在一个实施例中，网络包括从多个可能的显示管道实时形成并且对接收到的数据执行至少第一处理步骤的第一显示管道。 缓冲器存储经处理的数据，并且从多个可能的显示管道实时形成的第二显示管道对存储的数据执行至少第二处理步骤。

    Methods and apparatus for collapsing interrupts
    10.
    发明授权
    Methods and apparatus for collapsing interrupts 失效
    破坏中断的方法和装置

    公开(公告)号：US07861104B2

    公开(公告)日：2010-12-28

    申请号：US10004458

    申请日：2001-10-23

    申请人： Thomas Fung ,  Patrick Law

    发明人： Thomas Fung ,  Patrick Law

    IPC分类号： G06F1/12

    CPC分类号： G06F9/4812 ,  G06F21/602

    摘要： Methods and apparatus are provided for generating interrupts associated with the completion of data processing. An external host may pass a first data block to a first processing engine and later pass a second data block to a second processing engine. In typical implementations, the external host expects that processing of the first data block completes first. To prevent errors and faults on the part of the external host, an interrupt associated with the processing of the second data block completing first is collapsed onto the first data block.

    摘要翻译： 提供了用于产生与完成数据处理相关联的中断的方法和装置。 外部主机可以将第一数据块传递给第一处理引擎，然后将第二数据块传递给第二处理引擎。 在典型的实现中，外部主机期望第一数据块的处理首先完成。 为了防止外部主机的错误和故障，与首先完成的第二数据块的处理相关联的中断被折叠到第一数据块上。