公开(公告)号：US20070111420A1

公开(公告)日：2007-05-17

申请号：US11309204

申请日：2006-07-13

申请人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

发明人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

IPC分类号： H01L21/8238 ,  H01L29/80

CPC分类号： H01L21/823864 ,  H01L21/823807 ,  H01L29/7833 ,  H01L29/7843

摘要： A complementary metal-oxide-semiconductor (CMOS) device comprising a substrate, a first type of metal-oxide-semiconductor (MOS) transistor, a second type of MOS transistor, an etching stop layer, a first stress layer and a second stress layer is provided. The substrate has a first active region and a second active region. The first active region is isolated from the second active region through an isolation structure. The first type of MOS transistor is disposed in the first active region of the substrate; the second type of MOS transistor is disposed in the second active region of the substrate. The etching stop layer covers conformably the first type of MOS transistor, the second type of MOS transistor and the isolation structure. The first stress layer is disposed on the etching stop layer in the first active region and the second stress layer is disposed on the etching stop layer in the second active region.

摘要翻译： 一种互补金属氧化物半导体（CMOS）器件，包括衬底，第一类型的金属氧化物半导体（MOS）晶体管，第二类型的MOS晶体管，蚀刻停止层，第一应力层和第二应力层 被提供。 衬底具有第一有源区和第二有源区。 第一有源区通过隔离结构与第二有源区隔离。 第一类型的MOS晶体管设置在基板的第一有源区中; 第二类型的MOS晶体管设置在衬底的第二有源区中。 蚀刻停止层适合地覆盖第一类型的MOS晶体管，第二类型的MOS晶体管和隔离结构。 第一应力层设置在第一有源区中的蚀刻停止层上，第二应力层设置在第二有源区中的蚀刻停止层上。

公开(公告)号：US07601587B2

公开(公告)日：2009-10-13

申请号：US11924571

申请日：2007-10-25

申请人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

发明人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

IPC分类号： H01L21/8242

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7833 ,  H01L29/7843

摘要： A method of forming a metal-oxide-semiconductor (MOS) device is provided. The method includes the following steps. First, a conductive type MOS transistor is formed on a substrate. Then, a first etching stop layer is formed over the substrate to cover conformably the conductive type MOS transistor. Thereafter, a stress layer is formed over the first etching stop layer. Then, a second etching stop layer is formed over the stress layer.

摘要翻译： 提供一种形成金属氧化物半导体（MOS）器件的方法。 该方法包括以下步骤。 首先，在基板上形成导电型MOS晶体管。 然后，在基板上形成第一蚀刻停止层，以覆盖适形的导电型MOS晶体管。 此后，在第一蚀刻停止层上形成应力层。 然后，在应力层上形成第二蚀刻停止层。

公开(公告)号：US20080128831A1

公开(公告)日：2008-06-05

申请号：US11930120

申请日：2007-10-31

申请人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

发明人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

IPC分类号： H01L27/00

CPC分类号： H01L21/823807 ,  H01L27/092 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： A metal-oxide-semiconductor (MOS) transistor comprising a conductive type MOS transistor, a first etching stop layer, a stress layer and a second etching stop layer is provided. The conductive MOS transistor is disposed on a substrate. The first etching stop layer is covered conformably the conductive type MOS transistor. Furthermore, the stress layer is disposed on the first etching stop layer. The second etching stop layer is disposed on the stress layer.

摘要翻译： 提供了包括导电型MOS晶体管，第一蚀刻停止层，应力层和第二蚀刻停止层的金属氧化物半导体（MOS）晶体管。 导电MOS晶体管设置在基板上。 第一蚀刻停止层被一致地覆盖导电型MOS晶体管。 此外，应力层设置在第一蚀刻停止层上。 第二蚀刻停止层设置在应力层上。

公开(公告)号：US20070111452A1

公开(公告)日：2007-05-17

申请号：US11164274

申请日：2005-11-16

申请人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

发明人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

IPC分类号： H01L21/8234 ,  H01L21/336

CPC分类号： H01L21/823864 ,  H01L21/823807 ,  H01L29/7833 ,  H01L29/7843

摘要： A complementary metal-oxide-semiconductor (CMOS) device comprising a substrate, a first type of metal-oxide-semiconductor (MOS) transistor, a second type of MOS transistor, an etching stop layer, a first stress layer and a second stress layer is provided. The substrate has a first and a second active region. The first active region is isolated from the second active region through an isolation structure. The first type of MOS transistor is disposed in the first active region of the substrate and the second type of MOS transistor is disposed in the second active region of the substrate. The etching stop layer covers conformably the first type of MOS transistor, the second type of MOS transistor and the isolation structure. The first stress layer is disposed on the etching stop layer in the first active region and the second stress layer is disposed on the etching stop layer in the second active region.

摘要翻译： 一种互补金属氧化物半导体（CMOS）器件，包括衬底，第一类型的金属氧化物半导体（MOS）晶体管，第二类型的MOS晶体管，蚀刻停止层，第一应力层和第二应力层 被提供。 衬底具有第一和第二有源区。 第一有源区通过隔离结构与第二有源区隔离。 第一类型的MOS晶体管设置在衬底的第一有源区中，并且第二类型的MOS晶体管设置在衬底的第二有源区中。 蚀刻停止层适合地覆盖第一类型的MOS晶体管，第二类型的MOS晶体管和隔离结构。 第一应力层设置在第一有源区中的蚀刻停止层上，第二应力层设置在第二有源区中的蚀刻停止层上。

公开(公告)号：US20080096343A1

公开(公告)日：2008-04-24

申请号：US11924571

申请日：2007-10-25

申请人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

发明人： Pei-Yu Chou ,  Min-Chieh Yang ,  Wen-Han Hung

IPC分类号： H01L21/98

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7833 ,  H01L29/7843

摘要： A method of forming a metal-oxide-semiconductor (MOS) device is provided. The method includes the following steps. First, a conductive type MOS transistor is formed on a substrate. Then, a first etching stop layer is formed over the substrate to cover conformably the conductive type MOS transistor. Thereafter, a stress layer is formed over the first etching stop layer. Then, a second etching stop layer is formed over the stress layer.

摘要翻译： 提供一种形成金属氧化物半导体（MOS）器件的方法。 该方法包括以下步骤。 首先，在基板上形成导电型MOS晶体管。 然后，在基板上形成第一蚀刻停止层，以覆盖适形的导电型MOS晶体管。 此后，在第一蚀刻停止层上形成应力层。 然后，在应力层上形成第二蚀刻停止层。

公开(公告)号：US08236702B2

公开(公告)日：2012-08-07

申请号：US12042340

申请日：2008-03-05

申请人： Feng-Yi Chang ,  Pei-Yu Chou ,  Jiunn-Hsiung Liao ,  Chih-Wen Feng ,  Ying-Chih Lin ,  Po-Chao Tsao

发明人： Feng-Yi Chang ,  Pei-Yu Chou ,  Jiunn-Hsiung Liao ,  Chih-Wen Feng ,  Ying-Chih Lin ,  Po-Chao Tsao

IPC分类号： H01L21/302

CPC分类号： H01L21/76802 ,  H01L21/76831 ,  H01L21/76897

摘要： A semiconductor substrate having an etch stop layer and at least a dielectric layer disposed from bottom to top is provided. The dielectric layer and the etching stop layer is then patterned to form a plurality of openings exposing the semiconductor substrate. A dielectric thin film is subsequently formed to cover the dielectric layer, the sidewalls of the openings, and the semiconductor substrate. The dielectric thin film disposed on the dielectric layer and the semiconductor substrate is then removed while the dielectric thin film disposed on the sidewalls remains.

摘要翻译： 提供具有蚀刻停止层和至少从底部到顶部设置的电介质层的半导体衬底。 然后对电介质层和蚀刻停止层进行图案化以形成暴露半导体衬底的多个开口。 随后形成介电薄膜以覆盖电介质层，开口的侧壁和半导体衬底。 然后去除设置在电介质层和半导体衬底上的电介质薄膜，同时保留设置在侧壁上的电介质薄膜。

公开(公告)号：US20120184105A1

公开(公告)日：2012-07-19

申请号：US13431945

申请日：2012-03-27

申请人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

IPC分类号： H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for forming openings is provided. First, a substrate with a silicon-containing photo resist layer thereon is provided. Second, a first photo resist pattern is formed on the silicon-containing photo resist layer. Later, a first etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of first openings by using the first photo resist pattern as an etching mask. Next, a second photo resist pattern is formed on the silicon-containing photo resist layer. Then, a second etching procedure is carried out on the silicon-containing photo resist layer to form a plurality of second openings by using the second photo resist pattern as an etching mask.

摘要翻译： 提供一种形成开口的方法。 首先，提供其上具有含硅光刻胶层的基板。 其次，在含硅光致抗蚀剂层上形成第一光刻胶图案。 然后，通过使用第一光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第一蚀刻步骤以形成多个第一开口。 接下来，在含硅光致抗蚀剂层上形成第二光致抗蚀剂图案。 然后，通过使用第二光致抗蚀剂图案作为蚀刻掩模，在含硅光致抗蚀剂层上进行第二蚀刻步骤以形成多个第二开口。

公开(公告)号：US20110223768A1

公开(公告)日：2011-09-15

申请号：US12720671

申请日：2010-03-10

申请人： Ying-Chih LIN ,  Pei-Yu Chou ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Chih-Wen Feng ,  Shang-Yuan Tsai

发明人： Ying-Chih LIN ,  Pei-Yu Chou ,  Jiunn-Hsiung Liao ,  Feng-Yi Chang ,  Chih-Wen Feng ,  Shang-Yuan Tsai

IPC分类号： H01L21/311

CPC分类号： H01L21/31116 ,  H01L21/02063 ,  H01L21/76802 ,  H01L21/76814

摘要： A method for forming contact openings is provided. First, a semiconductor device is formed on a substrate. Next, an etching stop layer, a first dielectric layer and a patterned photoresist layer are sequentially formed on the substrate. Next a portion of the first dielectric layer and a portion of the etching stop layer are removed to form an opening, wherein the portion of the first dielectric layer and the portion of the etching stop layer are not covered by the patterned photoresist layer. Next, the patterned photoresist layer is removed. Next, an over etching process is performed to remove the etching stop layer at a bottom of the opening and expose the semiconductor device in a nitrogen-free environment. The reactant gas of the over etching process includes fluorine-containing hydrocarbons, hydrogen gas and argon gas.

摘要翻译： 提供了形成接触开口的方法。 首先，在基板上形成半导体装置。 接下来，在衬底上依次形成蚀刻停止层，第一电介质层和图案化光致抗蚀剂层。 接下来，去除第一电介质层的一部分和蚀刻停止层的一部分以形成开口，其中第一介电层的一部分和蚀刻停止层的部分不被图案化的光致抗蚀剂层覆盖。 接下来，去除图案化的光致抗蚀剂层。 接下来，进行过蚀刻处理以去除开口底部的蚀刻停止层，并在无氮环境中暴露半导体器件。 过蚀刻工艺的反应气体包括含氟烃，氢气和氩气。

公开(公告)号：US20110076814A1

公开(公告)日：2011-03-31

申请号：US12959393

申请日：2010-12-03

申请人： Pei-Yu Chou ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L29/7843

摘要： First, a semiconductor substrate having a first active region and a second active region is provided. The first active region includes a first transistor and the second active region includes a second transistor. A first etching stop layer, a stress layer, and a second etching stop layer are disposed on the first transistor, the second transistor and the isolation structure. A first etching process is performed by using a patterned photoresist disposed on the first active region as a mask to remove the second etching stop layer and a portion of the stress layer from the second active region. The patterned photoresist is removed, and a second etching process is performed by using the second etching stop layer of the first active region as a mask to remove the remaining stress layer and a portion of the first etching stop layer from the second active region.

摘要翻译： 首先，提供具有第一有源区和第二有源区的半导体基板。 第一有源区包括第一晶体管，第二有源区包括第二晶体管。 第一蚀刻停止层，应力层和第二蚀刻停止层设置在第一晶体管，第二晶体管和隔离结构上。 通过使用设置在第一有源区上的图案化光致抗蚀剂作为掩模来执行第一蚀刻工艺，以从第二有源区移除第二蚀刻停止层和应力层的一部分。 去除图案化的光致抗蚀剂，并且通过使用第一有源区的第二蚀刻停止层作为掩模来执行第二蚀刻工艺，以从第二有源区去除剩余的应力层和第一蚀刻停止层的一部分。

公开(公告)号：US20110068408A1

公开(公告)日：2011-03-24

申请号：US12959399

申请日：2010-12-03

申请人： Pei-Yu Chou ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao

IPC分类号： H01L27/092

CPC分类号： H01L21/823807 ,  H01L29/7843

摘要： A strained-silicon CMOS transistor includes: a semiconductor substrate having a first active region, a second active region, and an isolation structure disposed between the first active region and the second active region; a first transistor, disposed on the first active region; a second transistor, disposed on the second active region; a first etching stop layer, disposed on the first transistor and the second transistor; a first stress layer, disposed on the first transistor; a second etching stop layer, disposed on the first transistor and the first stress layer, wherein an edge of the first stress layer is aligned with that of the second etching stop layer; a second stress layer, disposed on the second transistor; and a third etching stop layer disposed on the second transistor and the second stress layer, wherein an edge of the second stress layer is aligned with that of the third etching stop layer.

摘要翻译： 应变硅CMOS晶体管包括：具有第一有源区，第二有源区和设置在第一有源区和第二有源区之间的隔离结构的半导体衬底; 第一晶体管，设置在第一有源区上; 第二晶体管，设置在第二有源区上; 第一蚀刻停止层，设置在第一晶体管和第二晶体管上; 第一应力层，设置在所述第一晶体管上; 第二蚀刻停止层，设置在第一晶体管和第一应力层上，其中第一应力层的边缘与第二蚀刻停止层的边缘对准; 第二应力层，设置在所述第二晶体管上; 以及设置在所述第二晶体管和所述第二应力层上的第三蚀刻停止层，其中所述第二应力层的边缘与所述第三蚀刻停止层的边缘对准。