利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

55 条记录 (耗时 0.03 秒)

    Method and system including plural memory controllers and a memory access control bus for accessing a memory device
    1.
    发明授权
    Method and system including plural memory controllers and a memory access control bus for accessing a memory device 有权
    包括多个存储器控制器和用于访问存储器件的存储器访问控制总线的方法和系统

    公开(公告)号：US08495310B2

    公开(公告)日：2013-07-23

    申请号：US12235063

    申请日：2008-09-22

    申请人： Peter Gregorius ,  Thomas Hein ,  Martin Maier ,  Hermann Ruckerbauer ,  Thilo Schaffroth ,  Ralf Schedel ,  Wolfgang Spirkl ,  Johannes Stecker

    发明人： Peter Gregorius ,  Thomas Hein ,  Martin Maier ,  Hermann Ruckerbauer ,  Thilo Schaffroth ,  Ralf Schedel ,  Wolfgang Spirkl ,  Johannes Stecker

    IPC分类号： G06F13/36 ,  G06F13/16

    CPC分类号： G06F13/1605 ,  G06F13/1684 ,  Y02D10/14

    摘要： A system and method utilize a memory device that may be accessed by a plurality of controllers or processor cores via respective ports of the memory device. Each controller may be coupled to a respective port of the memory device via a data bus. Each port of the memory device may be associated with a predefined section of memory, thereby giving each controller access to a distinct section of memory without interference from other controllers. A common command/address bus may couple the plurality of controllers to the memory device. Each controller may assert an active signal on a memory access control bus to gain access to the command/address bus to initiate a memory access. In some embodiments, a plurality of memory devices may be arranged in a memory package in a stacked die memory configuration.

    摘要翻译： 系统和方法利用可以经由存储器件的相应端口被多个控制器或处理器核心访问的存储器件。 每个控制器可以经由数据总线耦合到存储器设备的相应端口。 存储器设备的每个端口可以与存储器的预定义部分相关联，从而使每个控制器访问不同部分的存储器，而不受其他控制器的干扰。 公共命令/地址总线可以将多个控制器耦合到存储器设备。 每个控制器可以在存储器访问控制总线上断言有效信号以获得对命令/地址总线的访问以启动存储器访问。 在一些实施例中，多个存储器件可以以堆叠的存储器配置布置在存储器封装中。

    MULTI MASTER DRAM ARCHITECTURE
    2.
    发明申请
    MULTI MASTER DRAM ARCHITECTURE 有权
    多主体DRAM架构

    公开(公告)号：US20100077157A1

    公开(公告)日：2010-03-25

    申请号：US12235063

    申请日：2008-09-22

    申请人： Peter Gregorius ,  Thomas Hein ,  Martin Maier ,  Hermann Ruckerbauer ,  Thilo Schaffroth ,  Ralf Schedel ,  Wolfgang Spirkl ,  Johannes Stecker

    发明人： Peter Gregorius ,  Thomas Hein ,  Martin Maier ,  Hermann Ruckerbauer ,  Thilo Schaffroth ,  Ralf Schedel ,  Wolfgang Spirkl ,  Johannes Stecker

    IPC分类号： G06F12/00 ,  G06F13/14

    CPC分类号： G06F13/1605 ,  G06F13/1684 ,  Y02D10/14

    摘要： Embodiments of the invention provide a memory device that may be accessed by a plurality of controllers or processor cores via respective ports of the memory device. Each controller may be coupled to a respective port of the memory device via a data bus. Each port of the memory device may be associated a predefined section of memory, thereby giving each controller access to a distinct section of memory without interference from other controllers. A common command/address bus may couple the plurality of controllers to the memory device. Each controller may assert an active signal on a memory access control bus to gain access to the command/address bus to initiate a memory access. In some embodiments, the memory device may be a package comprising a plurality of stacked memory dies.

    摘要翻译： 本发明的实施例提供一种存储器件，其可以经由存储器件的相应端口被多个控制器或处理器核存取。 每个控制器可以经由数据总线耦合到存储器设备的相应端口。 存储器设备的每个端口可以与存储器的预定义部分相关联，从而使每个控制器访问不同部分的存储器，而不受其他控制器的干扰。 公共命令/地址总线可以将多个控制器耦合到存储器设备。 每个控制器可以在存储器访问控制总线上断言有效信号以获得对命令/地址总线的访问以启动存储器访问。 在一些实施例中，存储器件可以是包括多个堆叠的存储器管芯的封装。

    METHODS AND SYSTEMS FOR STORING DATA BASED ON A RELIABILITY REQUIREMENT
    4.
    发明申请
    METHODS AND SYSTEMS FOR STORING DATA BASED ON A RELIABILITY REQUIREMENT 审中-公开
    基于可靠性要求存储数据的方法和系统

    公开(公告)号：US20080189481A1

    公开(公告)日：2008-08-07

    申请号：US11672427

    申请日：2007-02-07

    申请人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    发明人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0223 ,  G06F11/1008

    摘要： Methods and apparatus for storing data in different regions of the memory device based on, for example, a reliability requirement of the data. A memory controller may determine a category for data, for example, high reliability data and low reliability data, prior to storing the data in memory. The data may be stored in a region of memory associated with the category of data according to a method associated with the category of data. For example, high reliability data may be stored in a particular region of memory using lower clock frequencies, with additional error correction bits, and/or at multiple redundant locations. In contrast, low reliability data may be stored other regions of the memory using higher clock frequencies, without additional error correction bits and/or at singular locations (i.e., without redundant locations.

    摘要翻译： 基于例如数据的可靠性要求，在存储装置的不同区域中存储数据的方法和装置。 在将数据存储在存储器中之前，存储器控制器可以确定用于数据的类别，例如高可靠性数据和低可靠性数据。 可以根据与数据类别相关联的方法将数据存储在与数据类别相关联的存储器的区域中。 例如，高可靠性数据可以使用更低的时钟频率，附加的纠错位和/或在多个冗余位置存储在存储器的特定区域中。 相比之下，低可靠性数据可以使用更高的时钟频率存储在存储器的其他区域中，而不需要额外的纠错位和/或在单个位置（即，没有冗余位置）。

    Memory circuit, a dynamic random access memory, a system comprising a memory and a floating point unit and a method for storing digital data
    5.
    发明授权
    Memory circuit, a dynamic random access memory, a system comprising a memory and a floating point unit and a method for storing digital data 失效
    存储器电路，动态随机存取存储器，包括存储器和浮点单元的系统以及用于存储数字数据的方法

    公开(公告)号：US07515456B2

    公开(公告)日：2009-04-07

    申请号：US11530858

    申请日：2006-09-11

    申请人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    发明人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    IPC分类号： G11C11/00

    CPC分类号： G11C7/16 ,  G11C7/1006 ,  G11C7/1051 ,  G11C7/1069 ,  G11C7/1078 ,  G11C7/1096 ,  G11C11/4085 ,  G11C11/4096

    摘要： A memory circuit comprises a D/A converter connected with an input/output circuit and with a writing circuit, wherein the D/A converter converts a digital data with at least two digital bits received from the input/output circuit to one analog value and forwards the analog value to the writing circuit, wherein the digital data is at least a part of a floating point number, wherein the writing circuit writes the analog value in at least one selected memory cell, and an A/D converter connected with a reading circuit and with the input/output circuit, wherein the reading circuit reads an analog value from a selected memory cell and forwards the analog value to the A/D converter, wherein the A/D converter converts the analog value to digital data, and wherein the A/D converter forwards the digital data to the input/output circuit. Furthermore, a method is provided for reading data from at least one memory cell of a memory, wherein an analog value is read from the memory cell and the analog value is corrected according to a correction factor representing a storage time the analog value was stored and wherein the corrected analog value is converted to digital data.

    摘要翻译： 存储电路包括与输入/输出电路和写入电路连接的D / A转换器，其中D / A转换器将具有从输入/输出电路接收的至少两个数字位的数字数据转换成一个模拟值， 将模拟值转发到写入电路，其中数字数据是浮点数的至少一部分，其中写入电路将模拟值写入至少一个选择的存储单元，以及与读取器连接的A / D转换器 电路和输入/输出电路，其中读取电路从所选择的存储器单元读取模拟值并将模拟值转发到A / D转换器，其中A / D转换器将模拟值转换为数字数据，其中 A / D转换器将数字数据转发到输入/输出电路。 此外，提供一种用于从存储器的至少一个存储单元读取数据的方法，其中从存储器单元读取模拟值，并且根据表示存储模拟值的存储时间的校正因子来校正模拟值，以及 其中所述经修正的模拟值被转换为数字数据。