公开(公告)号：US20130146006A1

公开(公告)日：2013-06-13

申请号：US13551208

申请日：2012-07-17

Applicant: BACK SIK KIM ,  SANG HEE LEE ,  KWANGSOON CHOI ,  JOONG SOO KIM ,  DAE SUNG KIM ,  HYUK IM ,  KYOUNG PYO HA

Inventor： BACK SIK KIM ,  SANG HEE LEE ,  KWANGSOON CHOI ,  JOONG SOO KIM ,  DAE SUNG KIM ,  HYUK IM ,  KYOUNG PYO HA

IPC: F01L1/047

CPC classification number: F01L1/0532 ,  F01L1/267 ,  F01L1/356 ,  F01L13/0015

Abstract: A continuous variable valve duration apparatus may vary an opening duration of a valve. The continuous variable valve duration apparatus may include a camshaft in which a camshaft slot is formed, a cam portion of which a cam and a cam slot are formed thereto and of which a rotation center is identical to a rotation center of the camshaft and the cam portion of which a phase angle to the cam shaft is variable, and a duration control portion which varies the phase angle between the camshaft slot and the cam slot.

Abstract translation: 连续可变气门持续时间装置可以改变阀的打开持续时间。 连续可变气门持续时间装置可以包括凸轮轴槽，其中形成有凸轮轴槽，凸轮部分形成有凸轮和凸轮槽，并且其旋转中心与凸轮轴和凸轮的旋转中心相同 与凸轮轴的相位角可变的部分以及改变凸轮轴槽和凸轮槽之间的相位角的持续时间控制部分。

公开(公告)号：US20080277792A1

公开(公告)日：2008-11-13

申请号：US12117442

申请日：2008-05-08

Applicant: SANG HEE LEE ,  Gab Hwan Cho

Inventor： SANG HEE LEE ,  Gab Hwan Cho

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L23/522 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Overlapping dummy patterns for a semiconductor device are disclosed. According to an embodiment, a first dummy pattern is formed on a substrate; a second dummy pattern is formed to be overlapped with the first dummy pattern; and a third dummy pattern is formed to provide an electrical connection between the first dummy pattern and the second dummy pattern.

Abstract translation: 公开了用于半导体器件的重叠虚拟图案。 根据实施例，在基板上形成第一虚设图案; 第二虚设图案形成为与第一虚设图案重叠; 并且形成第三伪图案以在第一虚设图案和第二虚设图案之间提供电连接。

公开(公告)号：US20100165781A1

公开(公告)日：2010-07-01

申请号：US12480938

申请日：2009-06-09

Applicant: SANG HEE LEE

Inventor： SANG HEE LEE

IPC: G11C8/18 ,  G11C7/00

CPC classification number: G11C7/22 ,  G11C7/12 ,  G11C7/222 ,  G11C8/18 ,  G11C11/406

Abstract: A control clock generating unit outputs a clock as a control clock when a column address strobe pulse is input and fixes the control clock to a specific level when an all bank precharge signal or a refresh signal is enabled. An internal pulse generating unit outputs an external write pulse or an external read pulse as an internal write pulse or an internal read pulse in response to the control clock.

Abstract translation: 当输入列地址选通脉冲时，控制时钟产生单元输出时钟作为控制时钟，并且当所有存储体预充电信号或刷新信号被使能时，将控制时钟固定到特定电平。 内部脉冲发生单元响应控制时钟输出外部写入脉冲或外部读取脉冲作为内部写入脉冲或内部读取脉冲。

公开(公告)号：US20080282218A1

公开(公告)日：2008-11-13

申请号：US12118123

申请日：2008-05-09

Applicant: SANG HEE LEE ,  Gab Hwan Cho

Inventor： SANG HEE LEE ,  Gab Hwan Cho

IPC: G06F17/50

CPC classification number: G06F17/5081 ,  G03F1/36 ,  G06F2217/12 ,  Y02P90/265

Abstract: A method for designing a mask is disclosed. A chip region can be defined and reduced to form a parent dummy pattern. A mesh dummy pattern can be formed, and portions where the parent dummy pattern and the mesh dummy pattern overlap each other can be removed to form offspring dummy patterns.

Abstract translation: 公开了一种设计掩模的方法。 芯片区域可以被定义和缩小以形成父虚拟图案。 可以形成网格伪图案，并且可以去除父虚拟图案和网格伪图案彼此重叠的部分，以形成后代的虚拟图案。

公开(公告)号：US20080277804A1

公开(公告)日：2008-11-13

申请号：US12115861

申请日：2008-05-06

Applicant: SANG HEE LEE ,  Gab Hwan Cho

Inventor： SANG HEE LEE ,  Gab Hwan Cho

IPC: H01L23/48 ,  H01L21/44

CPC classification number: H01L23/522 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Provided are a mask layout method and a semiconductor device and a method for fabricating the same. The semiconductor device can include a main pattern, a first dummy pattern, and a second dummy pattern. The main pattern can be disposed on a substrate. The first dummy pattern and the second dummy pattern can be disposed around a side of the main pattern. The first dummy pattern can have an inner open region. The second dummy pattern can be disposed on the inner open region of the first dummy pattern, such that the first dummy pattern surrounds the second dummy pattern.

Abstract translation: 提供了掩模布局方法和半导体器件及其制造方法。 半导体器件可以包括主图案，第一虚设图案和第二虚设图案。 主图案可以设置在基板上。 第一虚设图案和第二虚设图案可以布置在主图案的一侧。 第一虚拟图案可以具有内部开放区域。 第二虚设图案可以设置在第一虚设图案的内部开放区域上，使得第一虚拟图案包围第二虚拟图案。

公开(公告)号：US20080277750A1

公开(公告)日：2008-11-13

申请号：US12117362

申请日：2008-05-08

Applicant: SANG HEE LEE ,  Gab Hwan Cho

Inventor： SANG HEE LEE ,  Gab Hwan Cho

IPC: H01L31/0232 ,  H01L31/18 ,  G06F17/50

CPC classification number: H01L27/14627 ,  G02B3/0012 ,  G02B3/0056 ,  H01L27/14621 ,  H01L27/14685

Abstract: A mask layout method, semiconductor device and method for fabricating the same using a mask created according to the subject mask layout method are provided. The semiconductor device can include a microlens main pattern on a substrate and a microlens dummy pattern at a side of the microlens main pattern. The microlens dummy pattern can be formed in plurality using a mask created by the subject mask layout method. According to an embodiment of the subject mask layout method, a microlens dummy pattern can be created by forming a base dummy pattern and removing edge areas from the base dummy pattern. The microlens dummy pattern can be created to have a substantially circular shape. In one embodiment, the substantially circular shape can be an octagon.

Abstract translation: 提供了一种掩模布局方法，半导体器件及其制造方法，该掩模布局方法使用根据本发明掩膜布局方法制造的掩模。 半导体器件可以包括衬底上的微透镜主图案和微透镜主图案侧的微透镜虚拟图案。 微透镜虚拟图案可以使用由对象掩模布局方法创建的掩模多次形成。 根据本发明的掩模布局方法的一个实施例，可以通过形成基本虚拟图案并从基底虚拟图案去除边缘区域来创建微透镜虚拟图案。 可以制造微透镜虚拟图案以具有基本圆形的形状。 在一个实施例中，基本圆形的形状可以是八边形。