公开(公告)号：US20130153990A1

公开(公告)日：2013-06-20

申请号：US13710415

申请日：2012-12-10

申请人： SK hynix Inc.

发明人： Byoung Hoon LEE ,  Chang Moon LIM

IPC分类号： H01L29/66 ,  H01L29/78

CPC分类号： H01L27/10885 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/26586 ,  H01L21/30625 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/3213 ,  H01L27/0207 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10888 ,  H01L29/66666 ,  H01L29/7827

摘要： In a semiconductor device and a method for manufacturing the same, a pillar pattern is formed in an alternating pattern and a one side contact (OSC) is formed without using a tilted ion implantation process or a mask, resulting in formation of a vertical gate. The semiconductor device includes an alternating or zigzag-type pillar pattern formed over a semiconductor substrate, a first hole formed between pillars of the pillar pattern, a passivation layer formed over a sidewall of the first hole, a second hole formed by partially etching a lower part of the first hole, a bit line formed in the second hole, and a contact formed at a lower part of the pillar pattern.

公开(公告)号：US20240176226A1

公开(公告)日：2024-05-30

申请号：US18432842

申请日：2024-02-05

申请人： SK hynix Inc.

发明人： Suk Won PARK ,  Chan Ha PARK ,  Sang Ho LEE ,  Chang Moon LIM ,  Tae Kwon JEE

IPC分类号： G03F1/24 ,  G03F1/48 ,  G03F1/54

CPC分类号： G03F1/24 ,  G03F1/48 ,  G03F1/54

摘要： An Extreme UltraViolet (EUV) mask includes: a reflective layer over a substrate; a capping layer including a porous hydrogen trapping layer over the reflective layer; and an absorption layer over the capping layer.

公开(公告)号：US20220283488A1

公开(公告)日：2022-09-08

申请号：US17461130

申请日：2021-08-30

申请人： SK hynix Inc.

发明人： Suk Won PARK ,  Chan Ha PARK ,  Sang Ho LEE ,  Chang Moon LIM ,  Tae Kwon JEE

IPC分类号： G03F1/24 ,  G03F1/54 ,  G03F1/48

摘要： An Extreme UltraViolet (EUV) mask includes: a reflective layer over a substrate; a capping layer including a porous hydrogen trapping layer over the reflective layer; and an absorption layer over the capping layer.

公开(公告)号：US20160209741A1

公开(公告)日：2016-07-21

申请号：US14735896

申请日：2015-06-10

申请人： SK hynix Inc.

发明人： In Hwan LEE ,  Sun Young KOO ,  Seo Min KIM ,  Yong Dae KIM ,  Jin Soo KIM ,  Byung Hoon LEE ,  Mi Jeong LIM ,  Chang Moon LIM ,  Tae Joong HA ,  Yoon Suk HYUN

IPC分类号： G03F1/24

CPC分类号： G03F1/24 ,  G03F1/26

摘要： A reflective mask includes a first reflection layer disposed on a mask substrate, a first capping layer disposed on the first reflection layer, a second reflection pattern disposed on a portion of the first capping layer, and a phase shifter disposed between the second reflection pattern and the first capping layer to cause a phase difference between a first light reflecting from the first reflection layer and a second light reflecting from the second reflection pattern. Related methods are also provided.

摘要翻译： 反射掩模包括设置在掩模基板上的第一反射层，设置在第一反射层上的第一覆盖层，设置在第一覆盖层的一部分上的第二反射图案，以及设置在第二反射图案与第二反射图案之间的移相器 所述第一覆盖层引起从所述第一反射层反射的第一光和从所述第二反射图案反射的第二光之间的相位差。 还提供了相关方法。

公开(公告)号：US20150311211A1

公开(公告)日：2015-10-29

申请号：US14794643

申请日：2015-07-08

申请人： SK hynix Inc.

发明人： Byoung Hoon LEE ,  Chang Moon LIM

IPC分类号： H01L27/108 ,  H01L21/02 ,  H01L21/3213 ,  H01L21/265 ,  H01L21/306 ,  H01L21/311

CPC分类号： H01L27/10885 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/26586 ,  H01L21/30625 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/3213 ,  H01L27/0207 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10888 ,  H01L29/66666 ,  H01L29/7827

摘要： In a semiconductor device and a method for manufacturing the same, a pillar pattern is formed in an alternating pattern and a one side contact (OSC) is formed without using a tilted ion implantation process or a mask, resulting in formation of a vertical gate. The semiconductor device includes an alternating or zigzag-type pillar pattern formed over a semiconductor substrate, a first hole formed between pillars of the pillar pattern, a passivation layer formed over a sidewall of the first hole, a second hole formed by partially etching a lower part of the first hole, a bit line formed in the second hole, and a contact formed at a lower part of the pillar pattern.

摘要翻译： 在半导体器件及其制造方法中，柱状图案以交替图案形成，并且不使用倾斜离子注入工艺或掩模形成单侧接触（OSC），从而形成垂直栅极。 半导体器件包括形成在半导体衬底上的交替或锯齿形柱状图案，在柱状图案的柱之间形成的第一孔，形成在第一孔的侧壁上的钝化层，通过部分蚀刻下部 第一孔的一部分，形成在第二孔中的位线和形成在柱状图案的下部的接触。

公开(公告)号：US20140065524A1

公开(公告)日：2014-03-06

申请号：US13846721

申请日：2013-03-18

申请人： SK HYNIX INC.

发明人： Byoung Hoon LEE ,  Chang Moon LIM ,  Myoung Soo KIM ,  Jeong Su PARK ,  Jun Taek PARK ,  In Hwan LEE

IPC分类号： G03F1/38 ,  H01L21/302

CPC分类号： G03F1/38 ,  G03F1/50 ,  H01L21/0274 ,  H01L21/033 ,  H01L21/302

摘要： A semiconductor device includes a cell mask pattern disposed in a cell region of a mask substrate and a vernier mask pattern disposed in a vernier region of the mask substrate. The vernier mask pattern includes a variable mask pattern portion to transfer a different shape of pattern depending on the magnitude of exposure energy.

摘要翻译： 半导体器件包括设置在掩模基板的单元区域中的单元掩模图案和布置在掩模基板的游标区域中的游标掩模图案。 游标掩模图案包括可变掩模图案部分，以根据曝光能量的大小传递不同形状的图案。