-
公开(公告)号：US06834328B2
公开(公告)日：2004-12-21
申请号：US10764688
申请日：2004-01-27
IPC分类号： G06F1208
CPC分类号： G06F12/0897 , G06F12/0864 , G06F12/1027 , G06F2212/1028 , G06F2212/601 , G11C7/1045 , G11C7/18 , Y02D10/13
摘要： A cache and TLB layout and design leverage repeater insertion to provide dynamic low-cost configurability trading off size and speed on a per application phase basis. A configuration management algorithm dynamically detects phase changes and reacts to an application's hit and miss intolerance in order to improve memory hierarchy performance while taking energy consumption into consideration.
-
公开(公告)号：US06684298B1
公开(公告)日：2004-01-27
申请号：US09708727
申请日：2000-11-09
IPC分类号： G06F1208
CPC分类号： G06F12/0897 , G06F12/0864 , G06F12/1027 , G06F2212/1028 , G06F2212/601 , G11C7/1045 , G11C7/18 , Y02D10/13
摘要： A cache and TLB layout and design leverage repeater insertion to provide dynamic low-cost configurability trading off size and speed on a per application phase basis. A configuration management algorithm dynamically detects phase changes and reacts to an application's hit and miss intolerance in order to improve memory hierarchy performance while taking energy consumption into consideration.
摘要翻译： 缓存和TLB布局和设计利用中继器插入，以便在每个应用阶段基础上提供动态的低成本可配置性来缩减大小和速度。 配置管理算法动态检测相位变化，并对应用程序的命中和错误不耐受做出反应，以便在考虑能耗的同时提高内存层次结构性能。
-
公开(公告)号：US07739537B2
公开(公告)日：2010-06-15
申请号：US11389023
申请日：2006-03-27
申请人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael L. Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
发明人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael L. Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
IPC分类号： G06F1/04
CPC分类号： G06F1/324 , G06F1/10 , G06F1/3203 , G06F1/3243 , G06F1/3296 , Y02D10/126 , Y02D10/152 , Y02D10/172
摘要： A multiple clock domain (MCD) microarchitecture uses a globally-asynchronous, locally-synchronous (GALS) clocking style. In an MCD microprocessor each functional block operates with a separately generated clock, and synchronizing circuits ensure reliable inter-domain communication. Thus, fully synchronous design practices are used in the design of each domain.
摘要翻译： 多时钟域（MCD）微架构使用全局异步的本地同步（GALS）时钟风格。 在一个MCD微处理器中，每个功能块以单独产生的时钟运行，并且同步电路确保可靠的域间通信。 因此，在每个域的设计中都使用完全同步的设计实践。
-
4.发明申请Dynamically managing the communication-parallelism trade-off in clustered processors 有权在集群处理器中动态管理通信并行性权衡公开(公告)号：US20060106923A1
公开(公告)日：2006-05-18
申请号：US11147392
申请日：2005-06-08
IPC分类号： G06F15/173
CPC分类号： G06F15/16 , G06F9/3828 , G06F9/3836 , G06F9/3851 , G06F9/3891 , G06F9/5061 , G06F2209/507 , Y02D10/22 , Y02D10/36
摘要： In a processor having multiple clusters which operate in parallel, the number of clusters in use can be varied dynamically. At the start of each program phase, the configuration option for an interval is run to determine the optimal configuration, which is used until the next phase change is detected. The optimum instruction interval is determined by starting with a minimum interval and doubling it until a low stability factor is reached.
摘要翻译： 在具有并行操作的多个簇的处理器中，可以动态变化所使用的簇的数量。 在每个程序阶段开始时，运行间隔的配置选项，以确定最佳配置，直到下一个相位变化被检测到。 最佳指令间隔由最小间隔开始确定，并将其加倍直到达到低稳定性因子。
-
公开(公告)号：US20070016817A1
公开(公告)日：2007-01-18
申请号：US11389023
申请日：2006-03-27
申请人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
发明人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
IPC分类号： G06F1/00
CPC分类号： G06F1/324 , G06F1/10 , G06F1/3203 , G06F1/3243 , G06F1/3296 , Y02D10/126 , Y02D10/152 , Y02D10/172
摘要： A multiple clock domain (MCD) microarchitecture uses a globally-asynchronous, locally-synchronous (GALS) clocking style. In an MCD microprocessor each functional block operates with a separately generated clock, and synchronizing circuits ensure reliable inter-domain communication. Thus, fully synchronous design practices are used in the design of each domain.
摘要翻译： 多时钟域（MCD）微架构使用全局异步的本地同步（GALS）时钟风格。 在一个MCD微处理器中，每个功能块以单独产生的时钟运行，并且同步电路确保可靠的域间通信。 因此，在每个域的设计中都使用完全同步的设计实践。
-
公开(公告)号：US20050060597A1
公开(公告)日：2005-03-17
申请号：US10762550
申请日：2004-01-23
申请人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
发明人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
CPC分类号： G06F1/324 , G06F1/10 , G06F1/3203 , G06F1/3243 , G06F1/3296 , Y02D10/126 , Y02D10/152 , Y02D10/172
摘要： A multiple clock domain (MCD) microarchitecture uses a globally-asynchronous, locally-synchronous (GALS) clocking style. In an MCD microprocessor each functional block operates with a separately generated clock, and synchronizing circuits ensure reliable inter-domain communication. Thus, fully synchronous design practices are used in the design of each domain.
摘要翻译： 多时钟域（MCD）微架构使用全局异步的本地同步（GALS）时钟风格。 在一个MCD微处理器中，每个功能块以单独产生的时钟运行，并且同步电路确保可靠的域间通信。 因此，在每个域的设计中都使用完全同步的设计实践。
-
7.发明授权Multi-cluster processor operating only select number of clusters during each phase based on program statistic monitored at predetermined intervals 有权基于按预定间隔监视的节目统计量，多集群处理器在每个阶段只操作选择簇数公开(公告)号：US07490220B2
公开(公告)日：2009-02-10
申请号：US11147392
申请日：2005-06-08
IPC分类号： G06F15/80
CPC分类号： G06F15/16 , G06F9/3828 , G06F9/3836 , G06F9/3851 , G06F9/3891 , G06F9/5061 , G06F2209/507 , Y02D10/22 , Y02D10/36
摘要： In a processor having multiple clusters which operate in parallel, the number of clusters in use can be varied dynamically. At the start of each program phase, the configuration option for an interval is run to determine the optimal configuration, which is used until the next phase change is detected. The optimum instruction interval is determined by starting with a minimum interval and doubling it until a low stability factor is reached.
摘要翻译： 在具有并行操作的多个簇的处理器中，可以动态变化所使用的簇的数量。 在每个程序阶段开始时，运行间隔的配置选项，以确定最佳配置，直到下一个相位变化被检测到。 最佳指令间隔由最小间隔开始确定，并将其加倍直到达到低稳定性因子。
-
8.发明授权公开(公告)号：US08103856B2
公开(公告)日：2012-01-24
申请号：US12352493
申请日：2009-01-12
IPC分类号： G06F15/16
CPC分类号： G06F15/16 , G06F9/3828 , G06F9/3836 , G06F9/3851 , G06F9/3891 , G06F9/5061 , G06F2209/507 , Y02D10/22 , Y02D10/36
摘要： In a processor having multiple clusters which operate in parallel, the number of clusters in use can be varied dynamically. At the start of each program phase, the configuration option for an interval is run to determine the optimal configuration, which is used until the next phase change is detected. The optimum instruction interval is determined by starting with a minimum interval and doubling it until a low stability factor is reached.
摘要翻译： 在具有并行操作的多个簇的处理器中，可以动态变化所使用的簇的数量。 在每个程序阶段开始时，运行间隔的配置选项，以确定最佳配置，直到下一个相位变化被检测到。 最佳指令间隔由最小间隔开始确定，并将其加倍直到达到低稳定性因子。
-
9.发明申请DYNAMICALLY MANAGING THE COMMUNICATION-PARALLELISM TRADE-OFF IN CLUSTERED PROCESSORS 有权动态处理流程中的通讯和并行交易的动态管理公开(公告)号：US20090216997A1
公开(公告)日：2009-08-27
申请号：US12352493
申请日：2009-01-12
CPC分类号： G06F15/16 , G06F9/3828 , G06F9/3836 , G06F9/3851 , G06F9/3891 , G06F9/5061 , G06F2209/507 , Y02D10/22 , Y02D10/36
摘要： In a processor having multiple clusters which operate in parallel, the number of clusters in use can be varied dynamically. At the start of each program phase, the configuration option for an interval is run to determine the optimal configuration, which is used until the next phase change is detected. The optimum instruction interval is determined by starting with a minimum interval and doubling it until a low stability factor is reached.
摘要翻译： 在具有并行操作的多个簇的处理器中，可以动态变化所使用的簇的数量。 在每个程序阶段开始时，运行间隔的配置选项，以确定最佳配置，直到下一个相位变化被检测到。 最佳指令间隔由最小间隔开始确定，并将其加倍直到达到低稳定性因子。
-
公开(公告)号：US07089443B2
公开(公告)日：2006-08-08
申请号：US10762550
申请日：2004-01-23
申请人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael L. Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
发明人： David Albonesi , Greg Semeraro , Grigorios Magklis , Michael L. Scott , Rajeev Balasubramonian , Sandhya Dwarkadas
IPC分类号： G06F1/04
CPC分类号： G06F1/324 , G06F1/10 , G06F1/3203 , G06F1/3243 , G06F1/3296 , Y02D10/126 , Y02D10/152 , Y02D10/172
摘要： A multiple clock domain (MCD) microarchitecture uses a globally-asynchronous, locally-synchronous (GALS) clocking style. In an MCD microprocessor each functional block operates with a separately generated clock, and synchronizing circuits ensure reliable inter-domain communication. Thus, fully synchronous design practices are used in the design of each domain.
摘要翻译： 多时钟域（MCD）微架构使用全局异步的本地同步（GALS）时钟风格。 在一个MCD微处理器中，每个功能块以单独产生的时钟运行，并且同步电路确保可靠的域间通信。 因此，在每个域的设计中都使用完全同步的设计实践。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.02 秒)
