公开(公告)号：US07906773B2

公开(公告)日：2011-03-15

申请号：US12382781

申请日：2009-03-24

申请人： Seung-Pil Ko ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Yoon-Jong Song ,  Jae-Hyun Park ,  Dong-Won Lim

发明人： Seung-Pil Ko ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Yoon-Jong Song ,  Jae-Hyun Park ,  Dong-Won Lim

IPC分类号： H01L21/00

CPC分类号： H01L45/144 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1683

摘要： A semiconductor device includes an insulating layer on a substrate, a first electrode in the insulating layer having a first upper surface and a second upper surface, a second electrode in the insulating layer spaced apart from the first electrode by a first distance and having a third upper surface and a fourth upper surface, the third upper surface being disposed at a substantially same level as the first upper surface, and the fourth upper surface being disposed at a substantially same level as the second upper surface, a first phase change material pattern covering a part of the first upper surface of the first electrode, and a second phase change material pattern covering a part of the third upper surface of the second electrode, wherein an interface region between the second phase change pattern and the second electrode is spaced apart from an interface region between the first phase change pattern and the first electrode by a second distance greater than the first distance.

摘要翻译： 半导体器件在衬底上包括绝缘层，绝缘层中的第一电极具有第一上表面和第二上表面，绝缘层中的第二电极与第一电极隔开第一距离，并具有第三距离 上表面和第四上表面，所述第三上表面设置在与所述第一上表面基本相同的高度，所述第四上表面设置在与所述第二上表面基本相同的水平面上，所述第一相变材料图案覆盖 第一电极的第一上表面的一部分和覆盖第二电极的第三上表面的一部分的第二相变材料图案，其中第二相变图案和第二电极之间的界面区域与 所述第一相变图案和所述第一电极之间的界面区域大于所述第一距离的第二距离。

公开(公告)号：US20090242866A1

公开(公告)日：2009-10-01

申请号：US12382781

申请日：2009-03-24

申请人： Seung-Pil Ko ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Yoon-Jong Song ,  Jae-Hyun Park ,  Dong-Won Lim

发明人： Seung-Pil Ko ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Yoon-Jong Song ,  Jae-Hyun Park ,  Dong-Won Lim

IPC分类号： H01L47/00 ,  H01L21/00

CPC分类号： H01L45/144 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1683

摘要： A semiconductor device includes an insulating layer on a substrate, a first electrode in the insulating layer having a first upper surface and a second upper surface, a second electrode in the insulating layer spaced apart from the first electrode by a first distance and having a third upper surface and a fourth upper surface, the third upper surface being disposed at a substantially same level as the first upper surface, and the fourth upper surface being disposed at a substantially same level as the second upper surface, a first phase change material pattern covering a part of the first upper surface of the first electrode, and a second phase change material pattern covering a part of the third upper surface of the second electrode, wherein an interface region between the second phase change pattern and the second electrode is spaced apart from an interface region between the first phase change pattern and the first electrode by a second distance greater than the first distance.

摘要翻译： 半导体器件在衬底上包括绝缘层，绝缘层中的第一电极具有第一上表面和第二上表面，绝缘层中的第二电极与第一电极隔开第一距离，并具有第三距离 上表面和第四上表面，所述第三上表面设置在与所述第一上表面基本相同的高度，所述第四上表面设置在与所述第二上表面基本相同的水平面上，所述第一相变材料图案覆盖 第一电极的第一上表面的一部分和覆盖第二电极的第三上表面的一部分的第二相变材料图案，其中第二相变图案和第二电极之间的界面区域与 所述第一相变图案和所述第一电极之间的界面区域大于所述第一距离的第二距离。

公开(公告)号：US07541252B2

公开(公告)日：2009-06-02

申请号：US11770764

申请日：2007-06-29

申请人： Sung-Ho Eun ,  Jae-Hee Oh ,  Jae-Hyun Park ,  Jung-In Kim ,  Seung-Pil Ko ,  Yong-Tae Oh

发明人： Sung-Ho Eun ,  Jae-Hee Oh ,  Jae-Hyun Park ,  Jung-In Kim ,  Seung-Pil Ko ,  Yong-Tae Oh

IPC分类号： H01L21/20

CPC分类号： H01L27/2463 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1675

摘要： A method of fabricating a semiconductor device includes forming a conductive layer on a semiconductor substrate, forming an insulating layer on the conductive layer, forming a word line and isolation trenches by patterning the insulating layer and the conductive layer, forming an isolation layer that fills the isolation trenches, forming a cell contact hole in the insulating layer such that the cell contact hole is self-aligned with the word line and exposes the word line, and forming a cell diode in the cell contact hole.

摘要翻译： 一种制造半导体器件的方法包括在半导体衬底上形成导电层，在导电层上形成绝缘层，通过图案化绝缘层和导电层形成字线和隔离沟槽，形成填充 隔离沟槽，在绝缘层中形成电池接触孔，使得电池接触孔与字线自对准并暴露字线，并在电池接触孔中形成电池二极管。

公开(公告)号：US20090230376A1

公开(公告)日：2009-09-17

申请号：US12273140

申请日：2008-11-18

申请人： Kyung-Chang Ryoo ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Hyeong-Jun Kim ,  Dong-Won Lim

发明人： Kyung-Chang Ryoo ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Hyeong-Jun Kim ,  Dong-Won Lim

IPC分类号： H01L47/00

CPC分类号： H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144

摘要： Provided is a resistive memory device that can be integrated with a high integration density and method of forming the same. In an embodiment, a bit line is formed of copper using a damascene technique, and when the copper bit line, a copper stud may be formed around the copper bit line

摘要翻译： 提供了可以以高集成度密度集成的电阻式存储器件及其形成方法。 在一个实施例中，使用大马士革技术由铜形成位线，并且当铜位线可以在铜位线周围形成铜螺柱

公开(公告)号：US08384060B2

公开(公告)日：2013-02-26

申请号：US12273140

申请日：2008-11-18

申请人： Kyung-Chang Ryoo ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Hyeong-Jun Kim ,  Dong-Won Lim

发明人： Kyung-Chang Ryoo ,  Jae-Hee Oh ,  Jung-Hoon Park ,  Hyeong-Jun Kim ,  Dong-Won Lim

IPC分类号： H01L47/00 ,  H01L29/06 ,  H01L21/02 ,  H01L21/336 ,  G11C11/00

CPC分类号： H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144

摘要： Provided is a resistive memory device that can be integrated with a high integration density and method of forming the same. In an embodiment, a bit line is formed of copper using a damascene technique, and when the copper bit line, a copper stud may be formed around the copper bit line.

摘要翻译： 提供了可以以高集成度密度集成的电阻式存储器件及其形成方法。 在一个实施例中，使用大马士革技术由铜形成位线，并且当铜位线可以围绕铜位线形成铜螺柱时。

公开(公告)号：US08143610B2

公开(公告)日：2012-03-27

申请号：US12653428

申请日：2009-12-14

申请人： Jae-Hyun Park ,  Jae-Hee Oh ,  Sung-Ho Eun

发明人： Jae-Hyun Park ,  Jae-Hee Oh ,  Sung-Ho Eun

IPC分类号： H01L47/00 ,  H01L29/00 ,  H01L29/06 ,  G11C13/00 ,  G11C11/34

CPC分类号： H01L45/124 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/141 ,  H01L45/1691

摘要： A semiconductor phase-change memory device comprises a data line disposed on a semiconductor substrate and a data storage structure disposed under the data line and having a concave portion extending in a direction along the data line. A data contact structure is configured to contact the data storage structure, and having a lower portion filling the concave portion of the data storage structure and an upper portion surrounding at least a lower portion of the data line. Each of sidewalls of the data storage structure is disposed at substantially the same plane as a corresponding one of sidewalls of the upper portion of the data contact structure.

摘要翻译： 半导体相变存储器件包括设置在半导体衬底上的数据线和设置在数据线下方并具有沿着数据线的方向延伸的凹部的数据存储结构。 数据接触结构被配置为接触数据存储结构，并且具有填充数据存储结构的凹部的下部和围绕数据线的至少下部的上部。 数据存储结构的每个侧壁设置在与数据接触结构的上部的相应侧壁相同的平面上。

公开(公告)号：US20100171090A1

公开(公告)日：2010-07-08

申请号：US12653428

申请日：2009-12-14

申请人： Jae-Hyun Park ,  Jae-Hee Oh ,  Sung-Ho Eun

发明人： Jae-Hyun Park ,  Jae-Hee Oh ,  Sung-Ho Eun

IPC分类号： H01L45/00

CPC分类号： H01L45/124 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/141 ,  H01L45/1691

摘要： A semiconductor phase-change memory device comprises a data line disposed on a semiconductor substrate and a data storage structure disposed under the data line and having a concave portion extending in a direction along the data line. A data contact structure is configured to contact the data storage structure, and having a lower portion filling the concave portion of the data storage structure and an upper portion surrounding at least a lower portion of the data line. Each of sidewalls of the data storage structure is disposed at substantially the same plane as a corresponding one of sidewalls of the upper portion of the data contact structure.

摘要翻译： 半导体相变存储器件包括设置在半导体衬底上的数据线和设置在数据线下方并具有沿着数据线的方向延伸的凹部的数据存储结构。 数据接触结构被配置为接触数据存储结构，并且具有填充数据存储结构的凹部的下部和围绕数据线的至少下部的上部。 数据存储结构的每个侧壁设置在与数据接触结构的上部的相应侧壁相同的平面上。

公开(公告)号：US20100038624A1

公开(公告)日：2010-02-18

申请号：US12603860

申请日：2009-10-22

申请人： Se-Ho Lee ,  Jae-Hee Oh ,  Jae-Hyun Park

发明人： Se-Ho Lee ,  Jae-Hee Oh ,  Jae-Hyun Park

IPC分类号： H01L45/00

CPC分类号： H01L27/101 ,  H01L27/24

摘要： In an embodiment, a memory device, with a highly integrated cell structure, includes a mold insulating layer disposed on a semiconductor substrate. At least one conductive line is disposed on the mold insulating layer. Data storage elements self-aligned with the conductive line are interposed between the conductive line and the mold insulating layer. In this case, each of the data storage elements may include a resistor pattern and a barrier pattern, which are sequentially stacked, and the resistor pattern may be self-aligned with the barrier pattern.

摘要翻译： 在一个实施例中，具有高度集成的单元结构的存储器件包括设置在半导体衬底上的模具绝缘层。 在模具绝缘层上设置至少一根导线。 与导线自对准的数据存储元件插入在导线和模绝缘层之间。 在这种情况下，每个数据存储元件可以包括顺序堆叠的电阻器图案和阻挡图案，并且电阻器图案可以与屏障图案自对准。

公开(公告)号：US07442602B2

公开(公告)日：2008-10-28

申请号：US11389996

申请日：2006-03-27

申请人： Jae-Hyun Park ,  Jae-Hee Oh ,  Se-Ho Lee ,  Won-Cheol Jeong

发明人： Jae-Hyun Park ,  Jae-Hee Oh ,  Se-Ho Lee ,  Won-Cheol Jeong

IPC分类号： H01L21/8234

CPC分类号： H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1675

摘要： Integrated circuit devices are provided having a vertical diode therein. The devices include an integrated circuit substrate and an insulating layer on the integrated circuit substrate. A contact hole penetrates the insulating layer. A vertical diode is in a lower region of the contact hole and a bottom electrode in the contact hole has a bottom surface on a top surface of the vertical diode. The bottom electrode is self-aligned with the vertical diode. A top surface area of the bottom electrode is less than a horizontal section area of the contact hole. Methods of forming the integrated circuit devices and phase change memory cells are also provided.

摘要翻译： 在其中提供具有垂直二极管的集成电路器件。 这些器件包括集成电路衬底和集成电路衬底上的绝缘层。 接触孔穿透绝缘层。 垂直二极管位于接触孔的下部区域中，接触孔中的底部电极在垂直二极管的顶面具有底面。 底部电极与垂直二极管自对准。 底部电极的顶表面积小于接触孔的水平截面面积。 还提供了形成集成电路器件和相变存储器单元的方法。

公开(公告)号：US08148193B2

公开(公告)日：2012-04-03

申请号：US13236941

申请日：2011-09-20

申请人： Jae-Hyun Park ,  Jae-Hee Oh

发明人： Jae-Hyun Park ,  Jae-Hee Oh

IPC分类号： H01L21/00

CPC分类号： H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16

摘要： A semiconductor device such as a phase change memory device includes a semiconductor substrate including an active region, a conductive pattern disposed to expose the active region, an interlayer dielectric pattern provided on the conductive pattern and including an opening formed on the exposed active region and a contact hole spaced apart from the opening to expose the conductive pattern, a semiconductor pattern and a heater electrode pattern electrically connected to the exposed active region and provided in the opening, a contact plug connected to the exposed conductive pattern and provided to fill the contact hole, and a phase change material layer provided on the heater electrode pattern.

摘要翻译： 诸如相变存储器件的半导体器件包括：半导体衬底，包括有源区，布置成暴露有源区的导电图案;设置在导电图案上的层间电介质图案，并且包括形成在暴露的有源区上的开口;以及 接触孔与开口间隔开以暴露导电图案，半导体图案和电连接到暴露的有源区并且设置在开口中的加热器电极图案，连接到暴露的导电图案并被提供以填充接触孔的接触插塞 以及设置在加热器电极图案上的相变材料层。