公开(公告)号：US20050111354A1

公开(公告)日：2005-05-26

申请号：US10718302

申请日：2003-11-20

申请人： Shigehiro Asano ,  Charles Johns ,  Matthew King ,  Peichun Liu ,  David Mui ,  Jieming Qi

发明人： Shigehiro Asano ,  Charles Johns ,  Matthew King ,  Peichun Liu ,  David Mui ,  Jieming Qi

IPC分类号： H04L12/24 ,  H04L12/26

CPC分类号： H04L41/0896

摘要： Disclosed is an apparatus which operates to substantially evenly distribute commands and/or data packets issued from a managed program or other entity over a given time period. The even distribution of these commands or data packets minimizes congestion in critical resources such as memory, I/O devices and/or the bus for transferring the data between source and destination. Any unmanaged commands or data packets are treated as in conventional technology.

摘要翻译： 公开了一种操作以在给定时间段内基本上均匀分布从被管理程序或其他实体发出的命令和/或数据分组的装置。 这些命令或数据分组的均匀分布最大限度地减少了诸如存储器，I / O设备和/或用于在源和目的地之间传送数据的总线的关键资源的拥塞。 任何非托管命令或数据包都按常规技术处理。

公开(公告)号：US06822486B1

公开(公告)日：2004-11-23

申请号：US10635968

申请日：2003-08-07

申请人： Matthew E. King ,  Peichun Liu ,  David Mui ,  Jieming Qi

发明人： Matthew E. King ,  Peichun Liu ,  David Mui ,  Jieming Qi

IPC分类号： H03K1700

CPC分类号： H04J3/047

摘要： In a first aspect, a method is provided for selecting a signal from a plurality of signals. The method includes the steps of (1) providing a plurality of multiplexers, each multiplexer configured to selectively output one of a plurality of signals input by the multiplexer using an output of the multiplexer; (2) selecting an input signal from one of the plurality of multiplexers to output; (3) outputting the selected input signal from the output of the one of the plurality of multiplexers; (4) forcing the outputs of the other of the plurality of multiplexers to a predetermined logic state; and (5) combining the outputs of the plurality of multiplexers so as to output the selected input signal. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供一种用于从多个信号中选择信号的方法。 该方法包括以下步骤：（1）提供多个复用器，每个多路复用器被配置为使用多路复用器的输出来选择性地输出由多路复用器输入的多个信号中的一个信号; （2）选择来自多个多路复用器中的一个的输入信号进行输出; （3）从所述多个复用器中的一个的输出端输出所选择的输入信号; （4）将所述多个复用器中的另一个的输出强制为预定的逻辑状态; 以及（5）组合多个复用器的输出以输出所选择的输入信号。 提供了许多其他方面。

公开(公告)号：US20050165987A1

公开(公告)日：2005-07-28

申请号：US10764626

申请日：2004-01-26

申请人： Shigehiro Asano ,  Peichun Liu ,  David Mui

发明人： Shigehiro Asano ,  Peichun Liu ,  David Mui

IPC分类号： G06F13/362 ,  G06F13/14 ,  G06F13/36

CPC分类号： G06F13/3625

摘要： Systems and methods for controlling access by a set of agents to a resource, where the agents have corresponding priorities associated with them, and where a monitor associated with the resource controls accesses by the agents to the resource based on the priorities. One embodiment is implemented in a computer system having multiple processors that are connected to a processor bus. The processor bus includes a shaping monitor configured to control access by the processors to the bus. The shaping monitor attempts to distribute the accesses from each of the processors throughout a base period according to priorities assigned to the processors. The shaping monitor allocates slots to the processors in accordance with their relative priorities. Priorities are initially assigned according to the respective bandwidth needs of the processors, but may be modified based upon comparisons of actual to expected accesses to the bus.

摘要翻译： 用于控制一组代理对资源的访问的系统和方法，其中代理具有与其相关联的相应优先级，以及与资源控制相关联的监视器，以及由代理基于优先级访问资源的位置。 一个实施例在具有连接到处理器总线的多个处理器的计算机系统中实现。 处理器总线包括整形监视器，其被配置为控制处理器对总线的访问。 整形监视器根据分配给处理器的优先级，尝试在整个基期内分配来自每个处理器的访问。 整形监视器根据其相对优先级向处理器分配插槽。 首先根据处理器的各自的带宽需求分配优先级，但是可以基于对总线的实际访问和期望访问的比较来修改优先级。

公开(公告)号：US20060026308A1

公开(公告)日：2006-02-02

申请号：US10902473

申请日：2004-07-29

申请人： Matthew King ,  Peichun Liu ,  David Mui ,  Takeshi Yamazaki

发明人： Matthew King ,  Peichun Liu ,  David Mui ,  Takeshi Yamazaki

IPC分类号： G06F13/28

CPC分类号： G06F13/28 ,  G06F13/3625

摘要： An apparatus, a method and a computer program are provided for executing Direct Memory Access (DMA) commands. A physical queue is divided into a number of virtual queues by software based on the command type, such as processor to processor, processor to Input/Output (I/O) devices, and processor to external or system memory. Commands are then assigned to a slot based on the type of DMA command: load or store. Once assigned, the commands can be executed by alternating between the slots and by utilizing round robin systems within the slots in order to provide a more efficient manner to execute DMA commands.

摘要翻译： 提供了用于执行直接存储器访问（DMA）命令的装置，方法和计算机程序。 基于命令类型的软件将物理队列分为多个虚拟队列，例如处理器到处理器，处理器到输入/输出（I / O）设备，以及处理器到外部或系统存储器。 然后根据DMA命令的类型将命令分配给一个插槽：加载或存储。 一旦分配了这些命令，可以通过在时隙之间交替并且通过利用时隙内的循环系统来执行命令，以便提供更有效的方式来执行DMA命令。

公开(公告)号：US20050138055A1

公开(公告)日：2005-06-23

申请号：US10738721

申请日：2003-12-17

申请人： Glen Handlogten ,  Peichun Liu ,  Jieming Qi

发明人： Glen Handlogten ,  Peichun Liu ,  Jieming Qi

IPC分类号： G06F13/37 ,  G06F17/00

CPC分类号： G06F13/37

摘要： A method and apparatus are provided for efficiently operating a round robin arbitration system in a given computer system. The system utilizes a series of banks of requesters and pointer. The banks of requesters and pointers operate on sequential AND-OR-Inverter/OR-AND-Inverter (AOI/OAI) logic to advance the pointer and efficiently select those requestors with pending requests. The use of the AOI/OAI logic circuitry in the banks of requestors and pointers allows for efficient selection and minimization of complex circuitry reducing the overall circuit area.

摘要翻译： 提供了一种用于在给定的计算机系统中有效地操作循环仲裁系统的方法和装置。 该系统使用一系列请求者和指针。 请求者和指针组按顺序的和/或 - 逆变器/或 - 和 - 反相器（AOI / OAI）逻辑运行，以推进指针，并有效地选择具有未决请求的请求者。 在请求者和指针库中使用AOI / OAI逻辑电路允许有效选择和最小化复杂电路，从而减小整个电路面积。

公开(公告)号：US20070162640A1

公开(公告)日：2007-07-12

申请号：US11291735

申请日：2005-12-01

申请人： Charles Johns ,  Peichun Liu ,  Takashi Omizo

发明人： Charles Johns ,  Peichun Liu ,  Takashi Omizo

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： Systems and methods for efficiently switching context between processing elements are disclosed. These systems and methods may transfer the context of a processing element to a storage location. Using the DMA controller of a target processing element, the contents of this storage location may be transferred to another storage location associated with the target processing element. The context may then be restored from this storage location to the proper locations in the target processing element, and the target processing element may then begin processing utilizing this transferred context.

摘要翻译： 公开了用于有效地切换处理元件之间的上下文的系统和方法。 这些系统和方法可将处理元件的上下文传送到存储位置。 使用目标处理元件的DMA控制器，该存储位置的内容可以被传送到与目标处理元件相关联的另一存储位置。 然后，该上下文可以从该存储位置恢复到目标处理元件中的适当位置，并且目标处理元件然后可以利用该传送的上下文开始处理。

公开(公告)号：US20050055478A1

公开(公告)日：2005-03-10

申请号：US10655370

申请日：2003-09-04

申请人： Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Asano Shigehiro ,  Takeshi Yamazaki

发明人： Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Asano Shigehiro ,  Takeshi Yamazaki

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： A system and method are provided for setting up a direct memory access for a first processor. The system includes the first processor and a local memory. The local memory is coupled to the first processor. A first direct memory access controller (DMAC) is coupled to the first processor and the local memory. A system memory is in communication with the first DMAC. A second processor is in communication with the first DMAC such that the second processor sets up the first DMAC to handle data transfer between the local memory and the system memory. The second processor is interrupted when the first DMAC finishes handling the data transfer.

摘要翻译： 提供了一种用于为第一处理器建立直接存储器访问的系统和方法。 该系统包括第一处理器和本地存储器。 本地存储器耦合到第一处理器。 第一直接存储器存取控制器（DMAC）耦合到第一处理器和本地存储器。 系统存储器与第一DMAC通信。 第二处理器与第一DMAC通信，使得第二处理器设置第一DMAC来处理本地存储器和系统存储器之间的数据传输。 当第一个DMAC完成处理数据传输时，第二个处理器中断。

公开(公告)号：US07590774B2

公开(公告)日：2009-09-15

申请号：US11291735

申请日：2005-12-01

申请人： Charles Johns ,  Peichun Liu ,  Takashi Omizo

发明人： Charles Johns ,  Peichun Liu ,  Takashi Omizo

IPC分类号： G06F13/28 ,  G06F7/38 ,  G06F9/00

CPC分类号： G06F13/28

摘要： Systems and methods for efficiently switching context between processing elements are disclosed. These systems and methods may transfer the context of a processing element to a storage location. Using the DMA controller of a target processing element, the contents of this storage location may be transferred to another storage location associated with the target processing element. The context may then be restored from this storage location to the proper locations in the target processing element, and the target processing element may then begin processing utilizing this transferred context.

摘要翻译： 公开了用于有效地切换处理元件之间的上下文的系统和方法。 这些系统和方法可以将处理元件的上下文传送到存储位置。 使用目标处理元件的DMA控制器，该存储位置的内容可以被传送到与目标处理元件相关联的另一存储位置。 然后，该上下文可以从该存储位置恢复到目标处理元件中的适当位置，并且目标处理元件然后可以利用该传送的上下文开始处理。

公开(公告)号：US20060265546A1

公开(公告)日：2006-11-23

申请号：US11130911

申请日：2005-05-17

申请人： Paul Ganfield ,  Kent Haselhorst ,  Charles Johns ,  Peichun Liu

发明人： Paul Ganfield ,  Kent Haselhorst ,  Charles Johns ,  Peichun Liu

IPC分类号： G06F12/00

CPC分类号： G11C7/1006

摘要： A method, an apparatus, and a computer program product are provided for the handling of write mask operations in an XDR DRAM memory system. This invention eliminates the need for a two-port array because the mask generation is done as the data is received. Less logic is needed for the mask calculation because only 144 of the 256 possible byte values are decoded. The mask value is generated and stored in a mask array. Independently, the write data is stored in a write buffer. The mask value is utilized to generate a write mask command. Once the write mask command is issued, the write data and the mask value are transmitted to a multiplexer. The multiplexer masks the write data using the mask value, so that the masked data can be stored in the XDR DRAMS.

摘要翻译： 提供了一种用于处理XDR DRAM存储器系统中的写掩码操作的方法，装置和计算机程序产品。 本发明消除了对双端口阵列的需要，因为在接收到数据时完成了掩码生成。 掩码计算需要较少的逻辑，因为256个可能的字节值中只有144个被解码。 掩码值生成并存储在掩码数组中。 独立地，写入数据被存储在写入缓冲器中。 掩码值用于生成写掩码命令。 一旦写掩码命令被发出，写入数据和掩码值被发送到多路复用器。 多路器使用掩码值对写入数据进行掩码，以便将掩蔽的数据存储在XDR DRAMS中。

公开(公告)号：US20060015652A1

公开(公告)日：2006-01-19

申请号：US10891772

申请日：2004-07-15

申请人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

发明人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

IPC分类号： G06F13/14

CPC分类号： G06F13/28

摘要： A method, an apparatus, and a computer program are provided for controlling memory access. Direct Memory Access (DMA) units have become commonplace in a number of bus architectures. However, managing limited system resources has become a challenge with multiple DMA units. In order to mange the multitude of commands generated and preserve dependencies, embedded flags in commands or a barrier command are used. These operations then can control the order in which commands are executed so as to preserve dependencies.

摘要翻译： 提供了一种用于控制存储器访问的方法，装置和计算机程序。 直接存储器访问（DMA）单元已经在许多总线架构中变得普遍。 然而，管理有限的系统资源已成为多个DMA单元的挑战。 为了管理生成的多个命令并保留依赖关系，使用命令中的嵌入式标志或障碍命令。 这些操作然后可以控制执行命令的顺序，以便保留依赖性。