公开(公告)号：US07737021B1

公开(公告)日：2010-06-15

申请号：US10261613

申请日：2002-09-30

申请人： Srikanteswara Dakshina-Murthy ,  Paul R. Besser ,  Jonathan B. Smith ,  Eric M. Apelgren ,  Christian Zistl ,  Jeremy I. Martin ,  Lie Larry Zhao ,  Nicholas John Kepler

发明人： Srikanteswara Dakshina-Murthy ,  Paul R. Besser ,  Jonathan B. Smith ,  Eric M. Apelgren ,  Christian Zistl ,  Jeremy I. Martin ,  Lie Larry Zhao ,  Nicholas John Kepler

IPC分类号： H01L21/4763

CPC分类号： H01L21/76816 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144

摘要： The present invention is directed to a method of forming semiconductor devices. In one illustrative embodiment, the method comprises defining a photoresist feature having a first size in a layer of photoresist that is formed above a layer of dielectric material. The method further comprises reducing the first size of the photoresist feature to produce a reduced size photoresist feature, forming an opening in the layer of dielectric material under the reduced size photoresist feature, and forming a conductive material in the opening in the layer of dielectric material.

摘要翻译： 本发明涉及一种形成半导体器件的方法。 在一个说明性实施例中，该方法包括在形成在电介质材料层上方的光致抗蚀剂层中限定具有第一尺寸的光致抗蚀剂特征。 该方法还包括减小光致抗蚀剂特征的第一尺寸以产生减小尺寸的光致抗蚀剂特征，在减小尺寸的光致抗蚀剂特征下的电介质材料层中形成开口，以及在电介质材料层中的开口中形成导电材料 。

公开(公告)号：US06500755B2

公开(公告)日：2002-12-31

申请号：US09731577

申请日：2000-12-06

申请人： Srikanteswara Dakshina-Murthy ,  Paul R. Besser ,  Jonathan B. Smith ,  Eric M. Apelgren ,  Christian Zistl ,  Jeremy I. Martin ,  Lie Larry Zhao ,  Nicholas John Kepler

发明人： Srikanteswara Dakshina-Murthy ,  Paul R. Besser ,  Jonathan B. Smith ,  Eric M. Apelgren ,  Christian Zistl ,  Jeremy I. Martin ,  Lie Larry Zhao ,  Nicholas John Kepler

IPC分类号： H01L214763

CPC分类号： H01L21/76816 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144

摘要： The present invention is directed to a method of forming semiconductor devices. In one illustrative embodiment, the method comprises defining a photoresist feature having a first size in a layer of photoresist that is formed above a layer of dielectric material. The method further comprises reducing the first size of the photoresist feature to produce a reduced size photoresist feature, forming an opening in the layer of dielectric material under the reduced size photoresist feature, and forming a conductive material in the opening in the layer of dielectric material.

摘要翻译： 本发明涉及一种形成半导体器件的方法。 在一个说明性实施例中，该方法包括在形成在电介质材料层上方的光致抗蚀剂层中限定具有第一尺寸的光致抗蚀剂特征。 该方法还包括减小光致抗蚀剂特征的第一尺寸以产生减小尺寸的光致抗蚀剂特征，在减小尺寸的光致抗蚀剂特征下的电介质材料层中形成开口，以及在电介质材料层中的开口中形成导电材料 。

公开(公告)号：US5844836A

公开(公告)日：1998-12-01

申请号：US822518

申请日：1997-03-24

申请人： Nicholas John Kepler ,  Asim A. Selcuk ,  Richard K. Klein ,  Craig S. Sander ,  John C. Holst ,  Christopher A. Spence ,  Raymond T. Lee ,  Stephen C. Horne

发明人： Nicholas John Kepler ,  Asim A. Selcuk ,  Richard K. Klein ,  Craig S. Sander ,  John C. Holst ,  Christopher A. Spence ,  Raymond T. Lee ,  Stephen C. Horne

IPC分类号： G11C11/412 ,  H01L21/8244 ,  H01L27/11 ,  G11C11/00

CPC分类号： H01L27/11 ,  G11C11/412 ,  H01L27/1104

摘要： A static random access memory (SRAM) cell having increased cell capacitance at the storage nodes utilizes a capacitive structure. The capacitive structure includes a dielectric material between polysilicon conductive lines and tungsten local interconnects. The polysilicon plates are each connected to drains of lateral transistors associated with the SRAM cell. A dielectric material such as silicon dioxide may be deposited between the local interconnect and polysilicon conductive lines. The capacitor structures are provided between first and second N-channel pull down transistors associated with the SRAM cell.

摘要翻译： 在存储节点处具有增加的单元电容的静态随机存取存储器（SRAM）单元利用电容结构。 电容结构包括多晶硅导电线与钨局部互连之间的电介质材料。 多晶硅板各自连接到与SRAM单元相关联的横向晶体管的漏极。 可以在局部互连和多晶硅导电线之间沉积诸如二氧化硅的电介质材料。 电容器结构设置在与SRAM单元相关联的第一和第二N沟道下拉晶体管之间。

公开(公告)号：US5796651A

公开(公告)日：1998-08-18

申请号：US858589

申请日：1997-05-19

申请人： Stephen C. Horne ,  Richard K. Klein ,  Asim A. Selcuk ,  Nicholas John Kepler ,  Christopher A. Spence ,  Raymond T. Lee ,  John C. Holst

发明人： Stephen C. Horne ,  Richard K. Klein ,  Asim A. Selcuk ,  Nicholas John Kepler ,  Christopher A. Spence ,  Raymond T. Lee ,  John C. Holst

IPC分类号： G11C8/08 ,  G11C11/418 ,  G11C11/419

CPC分类号： G11C11/418 ,  G11C8/08

摘要： A memory device uses a reduced word line voltage during READ operations. The memory device includes a memory cell and a pass transistor for accessing the cell. The cell includes a storage node coupled to a pull-down transistor having substantially the same conductivity as the pass transistor. A drive circuit generates a reduced word line voltage to activate the pass transistor during a READ operation. The reduced word line voltage has a magnitude less than the magnitude of the bias voltage used to activate the pull-down transistor.

摘要翻译： 存储器件在读取操作期间使用减少的字线电压。 存储器件包括存储单元和用于访问单元的通过晶体管。 该单元包括耦合到具有与传输晶体管基本相同的导电性的下拉晶体管的存储节点。 驱动电路在读取操作期间产生降低的字线电压以激活传输晶体管。 减小的字线电压具有小于用于激活下拉晶体管的偏置电压的幅度的幅度。