利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

238 条记录 (耗时 0.025 秒)

    Establishing command order in an out of order DMA command queue
    6.
    发明申请
    Establishing command order in an out of order DMA command queue 失效
    在命令行DMA命令队列中建立命令顺序

    公开(公告)号：US20060015652A1

    公开(公告)日：2006-01-19

    申请号：US10891772

    申请日：2004-07-15

    申请人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

    发明人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

    IPC分类号： G06F13/14

    CPC分类号： G06F13/28

    摘要： A method, an apparatus, and a computer program are provided for controlling memory access. Direct Memory Access (DMA) units have become commonplace in a number of bus architectures. However, managing limited system resources has become a challenge with multiple DMA units. In order to mange the multitude of commands generated and preserve dependencies, embedded flags in commands or a barrier command are used. These operations then can control the order in which commands are executed so as to preserve dependencies.

    摘要翻译： 提供了一种用于控制存储器访问的方法，装置和计算机程序。 直接存储器访问（DMA）单元已经在许多总线架构中变得普遍。 然而，管理有限的系统资源已成为多个DMA单元的挑战。 为了管理生成的多个命令并保留依赖关系，使用命令中的嵌入式标志或障碍命令。 这些操作然后可以控制执行命令的顺序，以便保留依赖性。

    SYSTEM FOR ASYNCHRONOUS DMA COMMAND COMPLETION NOTIFICATION
    7.
    发明申请
    SYSTEM FOR ASYNCHRONOUS DMA COMMAND COMPLETION NOTIFICATION 失效
    异步DMA命令完成通知系统

    公开(公告)号：US20070174509A1

    公开(公告)日：2007-07-26

    申请号：US11695436

    申请日：2007-04-02

    申请人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  Peichum Liu ,  Thuong Truong ,  Takeshi Yamazaki

    发明人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  Peichum Liu ,  Thuong Truong ,  Takeshi Yamazaki

    IPC分类号： G06F13/28

    CPC分类号： G06F13/28

    摘要： The present invention provides for a system comprising a DMA queue configured to receive a DMA command comprising a tag, wherein the tag belongs to one of a plurality of tag groups. A counter couples to the DMA queue and is configured to increment a tag group count of the tag group to which the tag belongs upon receipt of the DMA command by the DMA queue and to decrement the tag group count upon execution of the DMA command. A tag group count status register couples to the counter and is configured to store the tag group count for each of the plurality of tag groups. And the tag group count status register is further configured to receive a request for a tag group status and to respond to the request for the tag group status.

    摘要翻译： 本发明提供一种包括配置成接收包括标签的DMA命令的DMA队列的系统，其中标签属于多个标签组之一。 计数器耦合到DMA队列，并配置为在DMA队列接收到DMA命令时增加标签组所属标签组的标签组计数，并在执行DMA命令时递减标签组计数。 标签组计数状态寄存器耦合到计数器，并被配置为存储多个标签组中的每一个的标签组计数。 并且标签组计数状态寄存器被进一步配置为接收对标签组状态的请求并响应对标签组状态的请求。

    Memory barriers primitives in an asymmetric heterogeneous multiprocessor environment
    8.
    发明申请
    Memory barriers primitives in an asymmetric heterogeneous multiprocessor environment 有权
    非对称异构多处理器环境中的内存障碍原语

    公开(公告)号：US20060026309A1

    公开(公告)日：2006-02-02

    申请号：US10902474

    申请日：2004-07-29

    申请人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

    发明人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

    IPC分类号： G06F13/28

    CPC分类号： G06F13/28

    摘要： The present invention provides a method and apparatus for creating memory barriers in a Direct Memory Access (DMA) device. A memory barrier command is received and a memory command is received. The memory command is executed based on the memory barrier command. A bus operation is initiated based on the memory barrier command. A bus operation acknowledgment is received based on the bus operation. The memory barrier command is executed based on the bus operation acknowledgment. In a particular aspect, memory barrier commands are direct memory access sync (dmasync) and direct memory access enforce in-order execution of input/output (dmaeieio) commands.

    摘要翻译： 本发明提供了一种用于在直接存储器访问（DMA）设备中创建存储障碍的方法和装置。 接收到存储器屏障命令并接收存储器命令。 内存命令是根据内存屏障命令执行的。 基于内存障碍命令启动总线操作。 基于总线操作接收总线操作确认。 基于总线操作确认执行存储器障碍命令。 在特定方面，存储器屏障命令是直接存储器访问同步（dmasync），并且直接存储器访问强制执行输入/输出（dmaeie））命令的按顺序执行。

    Methods and apparatus for efficient multi-tasking
    9.
    发明申请
    Methods and apparatus for efficient multi-tasking 审中-公开
    高效多任务的方法和设备

    公开(公告)号：US20050120185A1

    公开(公告)日：2005-06-02

    申请号：US10725129

    申请日：2003-12-01

    申请人： Takeshi Yamazaki ,  Michael Day ,  Thuong Truong

    发明人： Takeshi Yamazaki ,  Michael Day ,  Thuong Truong

    IPC分类号： G06F15/167 ,  G06F1/32 ,  G06F9/46 ,  G06F9/52 ,  G06F12/14 ,  G06F12/16 ,  G06F13/28

    CPC分类号： G06F9/52 ,  G06F1/3203 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/522 ,  G06F9/544

    摘要： A system includes a shared memory; a memory interface unit coupled to the shared memory and operable to retrieve data from the shared memory at requested addresses, and to write data to the shared memory at requested addresses; and a plurality of processing units in communication with the memory interface and operable to (i) instruct the memory interface unit that data be loaded with reservation from the shared memory at a specified address such that any operations may be performed on the data, and (ii) instruct the memory interface unit that the data be stored in the shared memory at the specified address, wherein at least one of the processing units includes a status register having one or more bits indicating whether a reservation was lost: whether the data at the specified address in shared memory was modified.

    摘要翻译： 系统包括共享存储器; 存储器接口单元，其耦合到共享存储器并且可操作以在所请求的地址处从共享存储器检索数据，并且以请求的地址将数据写入共享存储器; 以及多个处理单元，与所述存储器接口通信，并且可操作以（i）以指定的地址指示所述存储器接口单元从所述共享存储器预先加载所述数据，使得可以对所述数据执行任何操作，并且（ ii）指示存储器接口单元将数据存储在共享存储器中的指定地址处，其中至少一个处理单元包括状态寄存器，该状态寄存器具有一个或多个位，表示预留是否丢失： 共享内存中的指定地址已修改。

    Software-controlled cache set management
    10.
    发明申请
    Software-controlled cache set management 失效
    软件控制缓存集管理

    公开(公告)号：US20050055507A1

    公开(公告)日：2005-03-10

    申请号：US10655367

    申请日：2003-09-04

    申请人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong ,  Takeshi Yamazaki

    发明人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong ,  Takeshi Yamazaki

    IPC分类号： G06F12/00 ,  G06F12/12

    CPC分类号： G06F12/126

    摘要： The present invention provides for selectively overwriting sets of a cache as a function of a replacement management table and a least recently used function. A class identifier is created as a function of an address miss. A replacement management table is employable to read the class identifier to create a tag replacement control indicia. The cache, comprising a plurality of sets, is employable to disable the replacement of at least one of the plurality of sets as a function of the tag replacement control indicia.

    摘要翻译： 本发明提供了根据替换管理表和最近最少使用的功能来选择性地覆盖高速缓存的集合。 根据地址未命中创建类标识符。 替换管理表可用于读取类标识符以创建标签替换控制标记。 包括多个集合的高速缓存可用于根据标签替换控制标记来禁用对多个集合中的至少一个的替换。