利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

64 条记录 (耗时 0.021 秒)

    Method of manufacturing a semiconductor component
    4.
    发明授权
    Method of manufacturing a semiconductor component 有权
    制造半导体部件的方法

    公开(公告)号：US06806126B1

    公开(公告)日：2004-10-19

    申请号：US10236200

    申请日：2002-09-06

    申请人： Scott Luning ,  Karsten Wieczorek ,  Thorsten Kammler

    发明人： Scott Luning ,  Karsten Wieczorek ,  Thorsten Kammler

    IPC分类号： H01L21338

    CPC分类号： H01L29/6659 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7833 ,  Y10S257/90

    摘要： An insulated gate semiconductor device (100) having reduced gate resistance and a method for manufacturing the semiconductor device (100). A gate structure (112) is formed on a major surface (104) of a semiconductor substrate (102). Successive nitride spacers (118, 128) are formed adjacent the sidewalls of the gate structure (112). The nitride spacers (118, 128) are etched and recessed using a single etch to expose the upper portions (115A, 117A) of the gate structure (112). Source (132) and drain (134) regions are formed in the semiconductor substrate (102). Silicide regions (140, 142, 144) are formed on the top surface (109) and the exposed upper portions (115A, 117A) of the gate structure (112) and the source region (132) and the drain region (134). Electrodes (150, 152, 154) are formed in contact with the silicide (140, 142, 144) of the respective gate structure (112), source region (132), and the drain region (134).

    摘要翻译： 一种具有降低的栅极电阻的绝缘栅极半导体器件（100）和用于制造半导体器件（100）的方法。 栅极结构（112）形成在半导体衬底（102）的主表面（104）上。 在栅极结构（112）的侧壁附近形成连续的氮化物间隔物（118,128）。 使用单个蚀刻来蚀刻和凹入氮化物间隔物（118,128）以暴露栅极结构（112）的上部（115A，117A）。 源极（132）和漏极（134）区域形成在半导体衬底（102）中。 在栅极结构（112）和源极区（132）和漏极区（134）的顶表面（109）和暴露的上部（115A，117A）上形成硅化物区域（140,142,144）。 电极（150,152,154）形成为与相应的栅极结构（112），源极区（132）和漏极区（134）的硅化物（140,142,144）接触。

    Technique for forming transistors having raised drain and source regions with different heights
    6.
    发明授权
    Technique for forming transistors having raised drain and source regions with different heights 有权
    用于形成具有不同高度的升高的漏极和源极区域的晶体管的技术

    公开(公告)号：US07176110B2

    公开(公告)日：2007-02-13

    申请号：US10862518

    申请日：2004-06-07

    申请人： Ralf van Bentum ,  Scott Luning ,  Thorsten Kammler

    发明人： Ralf van Bentum ,  Scott Luning ,  Thorsten Kammler

    IPC分类号： H01L21/20 ,  H01L21/36

    CPC分类号： H01L29/66628 ,  H01L21/823418 ,  H01L21/823814 ,  H01L29/41783 ,  H01L29/665

    摘要： The height of epitaxially grown semiconductor regions in extremely scaled semiconductor devices may be adjusted individually for different device regions in that two or more epitaxial growth steps may be carried out, wherein an epitaxial growth mask selectively suppresses the formation of a semiconductor region in a specified device region. In other embodiments, a common epitaxial growth process may be used for two or more different device regions and subsequently a selective oxidation process may be performed on selected device regions so as to precisely reduce the height of the previously epitaxially grown semiconductor regions in the selected areas.

    摘要翻译： 可以对于不同的器件区域单独地调整极限比例的半导体器件中的外延生长的半导体区域的高度，因为可以执行两个或更多个外延生长步骤，其中外延生长掩模选择性地抑制在指定器件中形成半导体区域 地区。 在其它实施例中，公共外延生长工艺可以用于两个或更多个不同的器件区域，随后可以在所选择的器件区域上执行选择性氧化工艺，以便精确地降低所选区域中先前外延生长的半导体区域的高度 。

    Technique for forming transistors having raised drain and source regions with different heights
    8.
    发明申请
    Technique for forming transistors having raised drain and source regions with different heights 有权
    用于形成具有不同高度的升高的漏极和源极区域的晶体管的技术

    公开(公告)号：US20050095820A1

    公开(公告)日：2005-05-05

    申请号：US10862518

    申请日：2004-06-07

    申请人： Ralf van Bentum ,  Scott Luning ,  Thorsten Kammler

    发明人： Ralf van Bentum ,  Scott Luning ,  Thorsten Kammler

    IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L21/8238 ,  C30B1/00 ,  H01L21/20 ,  H01L21/36

    CPC分类号： H01L29/66628 ,  H01L21/823418 ,  H01L21/823814 ,  H01L29/41783 ,  H01L29/665

    摘要： The height of epitaxially grown semiconductor regions in extremely scaled semiconductor devices may be adjusted individually for different device regions in that two or more epitaxial growth steps may be carried out, wherein an epitaxial growth mask selectively suppresses the formation of a semiconductor region in a specified device region. In other embodiments, a common epitaxial growth process may be used for two or more different device regions and subsequently a selective oxidation process may be performed on selected device regions so as to precisely reduce the height of the previously epitaxially grown semiconductor regions in the selected areas.

    摘要翻译： 可以对于不同的器件区域单独地调整极限比例的半导体器件中的外延生长的半导体区域的高度，因为可以执行两个或更多个外延生长步骤，其中外延生长掩模选择性地抑制在指定器件中形成半导体区域 地区。 在其它实施例中，公共外延生长工艺可以用于两个或更多个不同的器件区域，随后可以在所选择的器件区域上执行选择性氧化工艺，以便精确地降低所选区域中先前外延生长的半导体区域的高度 。

    Semiconductor component and method of manufacture
    9.
    发明申请
    Semiconductor component and method of manufacture 有权
    半导体元件及制造方法

    公开(公告)号：US20050009285A1

    公开(公告)日：2005-01-13

    申请号：US10915638

    申请日：2004-08-09

    申请人： Scott Luning ,  Karsten Wieczorek ,  Thorsten Kammler

    发明人： Scott Luning ,  Karsten Wieczorek ,  Thorsten Kammler

    IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

    CPC分类号： H01L29/6659 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7833 ,  Y10S257/90

    摘要： An insulated gate semiconductor device (100) having reduced gate resistance and a method for manufacturing the semiconductor device (100). A gate structure (112) is formed on a major surface (104) of a semiconductor substrate (102). Successive nitride spacers (118, 128) are formed adjacent the sidewalls of the gate structure (112). The nitride spacers (118, 128) are etched and recessed using a single etch to expose the upper portions (115A, 117A) of the gate structure (112). Source (132) and drain (134) regions are formed in the semiconductor substrate (102). Silicide regions (140, 142, 144) are formed on the top surface (109) and the exposed upper portions (115A, 117A) of the gate structure (112) and the source region (132) and the drain region (134). Electrodes (150, 152, 154) are formed in contact with the silicide (140, 142, 144) of the respective gate structure (112), source region (132), and the drain region (134).

    摘要翻译： 一种具有降低的栅极电阻的绝缘栅极半导体器件（100）和用于制造半导体器件（100）的方法。 栅极结构（112）形成在半导体衬底（102）的主表面（104）上。 在栅极结构（112）的侧壁附近形成连续的氮化物间隔物（118,128）。 使用单个蚀刻来蚀刻和凹入氮化物间隔物（118,128）以暴露栅极结构（112）的上部（115A，117A）。 源极（132）和漏极（134）区域形成在半导体衬底（102）中。 在栅极结构（112）和源极区（132）和漏极区（134）的顶表面（109）和暴露的上部（115A，117A）上形成硅化物区域（140,142,144）。 电极（150,152,154）形成为与相应的栅极结构（112），源极区（132）和漏极区（134）的硅化物（140,142,144）接触。

    Method of forming a semiconductor device having an epitaxial layer and device thereof
    10.
    发明申请
    Method of forming a semiconductor device having an epitaxial layer and device thereof 审中-公开
    形成具有外延层的半导体器件的方法及其装置

    公开(公告)号：US20060281271A1

    公开(公告)日：2006-12-14

    申请号：US11150899

    申请日：2005-06-13

    申请人： David Brown ,  William En ,  Thorsten Kammler ,  Paul Besser ,  Scott Luning

    发明人： David Brown ,  William En ,  Thorsten Kammler ,  Paul Besser ,  Scott Luning

    IPC分类号： H01L21/336

    CPC分类号： H01L29/6653 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7834

    摘要： Integration schemes are presented which provide for decoupling the placement of deep source/drain (S/D) implants with respect to a selective epitaxial growth (SEG) raised S/D region, as well as decoupling silicide placement relative to a raised S/D feature. These integration schemes may be combined in multiple ways to permit independent control of the placement of these features for optimizing device performance. The methodology utilizes multiple spacers to decrease current crowding effects in devices due to proximity effects between LDD and deep S/D regions in reduced architecture devices.

    摘要翻译： 提出了集成方案，其提供了相对于选择性外延生长（SEG）引起的S / D区域去耦合深源/漏（S / D）植入物的放置以及相对于升高的S / D去耦硅化物放置 特征。 这些集成方案可以以多种方式组合，以允许独立控制这些特征的放置以优化装置性能。 该方法利用多个间隔物来减少由于减少的架构设备中LDD与深S / D区域之间的邻近效应而导致的器件中的电流拥挤效应。