公开(公告)号：US07608886B2

公开(公告)日：2009-10-27

申请号：US11327792

申请日：2006-01-06

申请人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

发明人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

IPC分类号： H01L29/792

CPC分类号： H01L27/115 ,  G11C16/0475 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/7926

摘要： A memory array comprising vertical memory cells does not require any isolation layers between cells. Thus, a very compact, high density memory array can be achieved. Each memory cell in the memory array is configured to store 4 bits of data per cell. Multi level charge techniques can be used to increase the number of bit per cell and achieve further increased density for the memory array.

摘要翻译： 包括垂直存储单元的存储器阵列不需要单元之间的任何隔离层。 因此，可以实现非常紧凑，高密度的存储器阵列。 存储器阵列中的每个存储单元被配置为存储每个单元的4位数据。 可以使用多电平充电技术来增加每个电池的位数，并实现更高密度的存储器阵列。

公开(公告)号：US08178407B2

公开(公告)日：2012-05-15

申请号：US12561395

申请日：2009-09-17

申请人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

发明人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  G11C16/0475 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/7926

摘要： A memory array comprising vertical memory cells does not require any isolation layers between cells. Thus, a very compact, high density memory array can be achieved. Each memory cell in the memory array is configured to store 4 bits of data per cell. Multi-level charge techniques can be used to increase the number of bit per cell and achieve further increased density for the memory array.

摘要翻译： 包括垂直存储单元的存储器阵列不需要单元之间的任何隔离层。 因此，可以实现非常紧凑，高密度的存储器阵列。 存储器阵列中的每个存储单元被配置为存储每个单元的4位数据。 可以使用多电平充电技术来增加每个单元的位数，并实现对存储器阵列的进一步增加的密度。

公开(公告)号：US20070161193A1

公开(公告)日：2007-07-12

申请号：US11327792

申请日：2006-01-06

申请人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

发明人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  G11C16/0475 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/7926

摘要： A memory array comprising vertical memory cells does not require any isolation layers between cells. Thus, a very compact, high density memory array can be achieved. Each memory cell in the memory array is configured to store 4 bits of data per cell. Multi-level charge techniques can be used to increase the number of bit per cell and achieve further increased density for the memory array.

摘要翻译： 包括垂直存储单元的存储器阵列不需要单元之间的任何隔离层。 因此，可以实现非常紧凑，高密度的存储器阵列。 存储器阵列中的每个存储单元被配置为存储每个单元的4位数据。 可以使用多电平充电技术来增加每个单元的位数，并实现对存储器阵列的进一步增加的密度。

公开(公告)号：US20100009504A1

公开(公告)日：2010-01-14

申请号：US12561395

申请日：2009-09-17

申请人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

发明人： Tzu-Hsuan Hsu ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  G11C16/0475 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/7926

摘要： A memory array comprising vertical memory cells does not require any isolation layers between cells. Thus, a very compact, high density memory array can be achieved. Each memory cell in the memory array is configured to store 4 bits of data per cell. Multi-level charge techniques can be used to increase the number of bit per cell and achieve further increased density for the memory array.

摘要翻译： 包括垂直存储单元的存储器阵列不需要单元之间的任何隔离层。 因此，可以实现非常紧凑，高密度的存储器阵列。 存储器阵列中的每个存储单元被配置为存储每个单元的4位数据。 可以使用多电平充电技术来增加每个单元的位数，并实现对存储器阵列的进一步增加的密度。

公开(公告)号：US07474562B2

公开(公告)日：2009-01-06

申请号：US11292024

申请日：2005-12-01

申请人： Ming-Chang Kuo ,  Chao-I Wu ,  Ming-Hsin Lee ,  Tzu-Hsuan Hsu

发明人： Ming-Chang Kuo ,  Chao-I Wu ,  Ming-Hsin Lee ,  Tzu-Hsuan Hsu

IPC分类号： G11C11/34

CPC分类号： G11C16/0466 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/7887 ,  H01L29/7923

摘要： A method is provided of forming an assisted charge memory (AC-memory) cell. The method uses a two-sided charge trap memory cell that includes a two-sided charge trapping layer. A charge is formed in at least a portion of the two-sided charge trapping layer. One side (AC-side) of the two-sided charge trapping layer always has a fixed high threshold voltage (Vt) level which is the assisted charge for the AC-memory cell. The other side (data-side) is used for memory operations.

摘要翻译： 提供了形成辅助电荷存储器（AC-存储器）单元的方法。 该方法使用包括双面电荷捕获层的双面电荷陷阱存储单元。 在双面电荷俘获层的至少一部分中形成电荷。 双面电荷捕获层的一侧（AC侧）总是具有固定的高阈值电压（Vt）电平，其为AC存储单元的辅助电荷。 另一方（数据端）用于存储器操作。

公开(公告)号：US20060146603A1

公开(公告)日：2006-07-06

申请号：US11292024

申请日：2005-12-01

申请人： Ming-Chang Kuo ,  Chao-I Wu ,  Ming-Hsin Lee ,  Tzu-Hsuan Hsu

发明人： Ming-Chang Kuo ,  Chao-I Wu ,  Ming-Hsin Lee ,  Tzu-Hsuan Hsu

IPC分类号： G11C11/34

CPC分类号： G11C16/0466 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/7887 ,  H01L29/7923

摘要： A method is provided of forming an assisted charge memory (AC-memory) cell. The method uses a two-sided charge trap memory cell that includes a two-sided charge trapping layer. A charge is formed in at least a portion of the two-sided charge trapping layer. One side (AC-side) of the two-sided charge trapping layer always has a fixed high threshold voltage (Vt) level which is the assisted charge for the AC-memory cell. The other side (data-side) is used for memory operations.

公开(公告)号：US08241928B2

公开(公告)日：2012-08-14

申请号：US12777858

申请日：2010-05-11

申请人： Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

发明人： Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

IPC分类号： H01L21/66

CPC分类号： H01L22/34 ,  H01L2224/73204 ,  H01L2924/13091 ,  H01L2924/00

摘要： A semiconductor process test structure comprises an electrode, a charge-trapping layer, and a diffusion region. The test structure is a capacitor-like structure in which the charge-trapping layer will trap charges during various processing steps. Gate-induced drain leakage (GIDL) measurement techniques can then be used to characterize the charging status of the test structure.

摘要翻译： 半导体工艺测试结构包括电极，电荷俘获层和扩散区域。 测试结构是电容器状结构，其中电荷捕获层将在各种处理步骤期间捕获电荷。 然后可以使用栅极漏极泄漏（GIDL）测量技术来表征测试结构的充电状态。

公开(公告)号：US07817472B2

公开(公告)日：2010-10-19

申请号：US12169155

申请日：2008-07-08

申请人： Ming-Chang Kuo ,  Ming-Hsiu Lee ,  Chao-I Wu

发明人： Ming-Chang Kuo ,  Ming-Hsiu Lee ,  Chao-I Wu

IPC分类号： G11C16/04

CPC分类号： G11C16/0416 ,  G11C16/10 ,  G11C16/14

摘要： An operating method of a memory array is provided. The operating method includes performing a programming operation. The programming operation is performed by applying a first voltage to a bit line of the memory array and a second voltage to a plurality of word lines of the memory array to cause simultaneously programming a plurality of selected memory cells in the memory array.

摘要翻译： 提供了一种存储器阵列的操作方法。 操作方法包括执行编程操作。 通过将第一电压施加到存储器阵列的位线并将第二电压施加到存储器阵列的多个字线来执行编程操作，以同时对存储器阵列中的多个选择的存储器单元进行编程。

公开(公告)号：US20090207658A1

公开(公告)日：2009-08-20

申请号：US12169155

申请日：2008-07-08

申请人： Ming-Chang Kuo ,  Ming-Hsiu Lee ,  Chao-I Wu

发明人： Ming-Chang Kuo ,  Ming-Hsiu Lee ,  Chao-I Wu

IPC分类号： G11C16/04 ,  G11C16/06

CPC分类号： G11C16/0416 ,  G11C16/10 ,  G11C16/14

摘要： An operating method of a memory array is provided. The operating method includes performing a programming operation. The programming operation is performed by applying a first voltage to a bit line of the memory array and a second voltage to a plurality of word lines of the memory array to cause simultaneously programming a plurality of selected memory cells in the memory array

摘要翻译： 提供了一种存储器阵列的操作方法。 操作方法包括执行编程操作。 通过将第一电压施加到存储器阵列的位线并将第二电压施加到存储器阵列的多个字线来执行编程操作，以同时编程存储器阵列中的多个选择的存储器单元

公开(公告)号：US20080023699A1

公开(公告)日：2008-01-31

申请号：US11460209

申请日：2006-07-26

申请人： Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

发明人： Ming-Hsiu Lee ,  Chao-I Wu ,  Ming-Chang Kuo

IPC分类号： H01L23/58

CPC分类号： H01L22/34 ,  H01L2224/73204 ,  H01L2924/13091 ,  H01L2924/00

摘要： A semiconductor process test structure comprises an electrode, a charge-trapping layer, and a diffusion region. The test structure is a capacitor-like structure in which the charge-trapping layer will trap charges during various processing steps. Gate-induced drain leakage (GIDL) measurement techniques can then be used to characterize the charging status of the test structure.

摘要翻译： 半导体工艺测试结构包括电极，电荷俘获层和扩散区域。 测试结构是电容器状结构，其中电荷捕获层将在各种处理步骤期间捕获电荷。 然后可以使用栅极漏极泄漏（GIDL）测量技术来表征测试结构的充电状态。