利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.02 秒)

    Circuit and method for rapid reading of an image cell
    1.
    发明授权
    Circuit and method for rapid reading of an image cell 有权
    用于快速读取图像单元的电路和方法

    公开(公告)号：US06665011B1

    公开(公告)日：2003-12-16

    申请号：US09147945

    申请日：1999-06-08

    申请人： Ulrich Seger ,  Uwe Apel ,  Bernd Hofflinger ,  Heinz-Gerd Graf

    发明人： Ulrich Seger ,  Uwe Apel ,  Bernd Hofflinger ,  Heinz-Gerd Graf

    IPC分类号： H04N5335

    CPC分类号： H04N9/045 ,  H04N5/374

    摘要： A circuitry for high-speed reading of a video cell for a video pickup chip including a plurality of such video cells disposed in the form of a two-dimensional array, and a read-out logic designed for imaging a high input signal dynamic volume onto a reduced output signal dynamic volume, wherein the photosensitive element of the video cell is connected to the first main electrode of a first MOS transistor (M0) and to the gate of a second MOS transistor (M1) such that the gate and the other main electrode of the first MOS transistor (M0) are short-circuited and applied to an invariable potential (Vpp) so as to achieve a logarithmic characteristic line, and that an output signal amplifier is connected to the second main electrode of the second MOS transistor (M1). Moreover, a method of high speed reading of this video cell is described. The invention excels itself by the provision that a further MOS transistor (Mr1) of the same charge carrier type, which is connected in parallel with the first MOS transistor (M0), is provided and has a main electrode short-circuited to the first main electrode of the first MOS transistor (M0), and that a reset voltage pulse is applicable to the gate electrode of this further MOS transistor (Mr1).

    摘要翻译： 一种用于高速读取用于视频拾取芯片的视频单元的电路，包括以二维阵列的形式设置的多个这样的视频单元，以及设计用于将高输入信号动态体积成像到 减小的输出信号动态音量，其中视频单元的感光元件连接到第一MOS晶体管（M0）的第一主电极并连接到第二MOS晶体管（M1）的栅极，使得栅极和另一个主体 第一MOS晶体管（M0）的电极短路并施加到不变电位（Vpp），以实现对数特性线，并且输出信号放大器连接到第二MOS晶体管的第二主电极（ M1）。 此外，描述了该视频单元的高速读取的方法。 本发明的优点在于提供了与第一MOS晶体管（M0）并联连接的另一个同样的载流子型的MOS晶体管（Mr1），并且具有与第一主体短路的主电极 第一MOS晶体管（M0）的电极，并且复位电压脉冲可应用于该另一MOS晶体管（Mr1）的栅电极。

    Image cell for an image-recorder chip, for protection of high input signal dynamics onto reduced output signal dynamics
    2.
    发明授权
    Image cell for an image-recorder chip, for protection of high input signal dynamics onto reduced output signal dynamics 失效
    用于图像记录芯片的图像单元，用于保护高输入信号动态到降低的输出信号动态

    公开(公告)号：US5608204A

    公开(公告)日：1997-03-04

    申请号：US302826

    申请日：1995-06-26

    申请人： Bernd Hofflinger ,  Marc Landgraf ,  Ulrich Seger

    发明人： Bernd Hofflinger ,  Marc Landgraf ,  Ulrich Seger

    IPC分类号： H01L27/146 ,  H04N5/355 ,  H01J40/14

    CPC分类号： H04N5/35518 ,  H01L27/14609 ,  H01L27/14623 ,  H01L27/14643

    摘要： Disclosed is an image-recorder chip having a multiplicity of image cells provided with field-effect transistors disposed in the form of a two dimensional array and having a readout logic. This present invention is directed to the object of projection of high input signal dynamics onto reduced output signal dynamics, and is distinguished by the arrangement of the light-sensitive element of each image cell being connected between one electrode of a first MOS transistor and gate of a second MOS transistor, and by the other electrode of the first MOS transistor being connected to the one pole of a voltage supply source.

    摘要翻译： PCT No.PCT / DE93 / 00267 Sec。 371日期：1995年6月26日 102（e）日期1995年6月26日PCT 1993年3月23日PCT公布。 出版物WO93 / 19489 日期1993年9月30日公开是具有多个图像单元的图像记录器芯片，其设置有以二维阵列的形式设置且具有读出逻辑的场效应晶体管。 本发明的目的在于将高输入信号动态投影到降低的输出信号动态上，其特征在于连接在第一MOS晶体管的一个电极和第一MOS晶体管的栅极之间的每个图像单元的光敏元件的布置 第二MOS晶体管，第一MOS晶体管的另一个电极连接到电压源的一个极。

    Integrated circuit
    3.
    发明授权
    Integrated circuit 失效
    集成电路

    公开(公告)号：US5635753A

    公开(公告)日：1997-06-03

    申请号：US256237

    申请日：1994-09-02

    申请人： Bernd Hofflinger ,  Volker Dudek

    发明人： Bernd Hofflinger ,  Volker Dudek

    IPC分类号： H01L21/762 ,  H01L21/761 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H01L27/092 ,  H01L29/04

    CPC分类号： H01L27/0922 ,  H01L2924/0002

    摘要： Disclosed is an integrated circuit having at least two active components, such as transistors, having the following features:a highly conductive substrate is provided which is connected to one pole of a voltage supply source,a semiconductor layer, which is electrically isolated from the substrate and divided into individual sections by lateral isolation regions, is disposed on a main surface of the substrate,placed in each section is at least one active component, e.g., a transistor of any type performance, andlateral deep diffusion regions which are accommodated in the semiconductor layer create a conductive connection between the highly conductive substrate and the corresponding regions of the active components.

    摘要翻译： PCT No.PCT / DE92 / 01090 Sec。 371日期：1994年9月2日 102（e）日期1994年9月2日PCT提交1992年12月30日PCT公布。 第WO93 / 13547号公报 日期：1993年7月8日公开是具有至少两个有源元件（例如晶体管）的集成电路，其具有以下特征：提供高导电性基板，其连接到电压源的一个极，半导体层 与衬底电隔离并通过横向隔离区域分隔成单个部分，设置在衬底的主表面上，放置在每个部分中的是至少一个有源部件，例如任何类型性能的晶体管，以及横向深扩散区域 其被容纳在半导体层中，在高导电性基板与有源部件的相应区域之间形成导电连接。

    Circuit arrangement for digital multiplication of integers
    5.
    发明授权
    Circuit arrangement for digital multiplication of integers 失效
    用于整数数字乘法的电路布置

    公开(公告)号：US5956264A

    公开(公告)日：1999-09-21

    申请号：US588224

    申请日：1996-01-18

    申请人： Bernd Hofflinger

    发明人： Bernd Hofflinger

    IPC分类号： G06F1/02 ,  G06F1/03 ,  G06F7/52

    CPC分类号： G06F7/5235 ,  G06F1/02 ,  G06F1/0307 ,  G06F2101/10

    摘要： A circuit arrangement for digital multiplication of integers, having an encoding unit, an adding unit, which adds the output values of the encoding unit, and a decoding unit, which decodes the output value of the adding unit. The encoding unit encodes the numbers according to the following formula:X=2.sup.k * (1+X.sub.B)=2.sup.k +X.sub.BY=2.sup.l * (1+Y.sub.B)=2.sup.l +Y.sub.BThe adding unit adds the values k, 1 and x and y, and the mixed terms X.sub.B * Y.sub.B depending on the desired accuracy being either not formed or recursively calculated according to the preceding manner of procedure.

    摘要翻译： 一种用于整数的数字乘法的电路装置，具有编码单元，附加单元，其加上编码单元的输出值，解码单元对解码加法单元的输出值进行解码。 编码单元根据以下公式对数字进行编码：X = 2k *（1 + XB）= 2k + XBY = 2l *（1 + YB）= 2l + YB加法单元将值k，1和x和y， 并且根据期望的精度，根据先前的程序方式未形成或递归地计算混合项XB * YB。

    Method and arrangement for FPN correction in an image signal from an image sensor
    6.
    发明申请
    Method and arrangement for FPN correction in an image signal from an image sensor 失效
    来自图像传感器的图像信号中FPN校正的方法和装置

    公开(公告)号：US20050117035A1

    公开(公告)日：2005-06-02

    申请号：US10959027

    申请日：2004-10-05

    申请人： Bernd Hofflinger ,  Markus Strobel

    发明人： Bernd Hofflinger ,  Markus Strobel

    IPC分类号： H04N5/14 ,  G03F3/08 ,  H04N5/365 ,  H04N5/217

    CPC分类号： H04N5/365

    摘要： In order to correct for fixed pattern noise in the signals of an image sensor, image signal values are read out from the pixels of the sensor. Individual correction values are added as analogue quantities to the image signal values via a signal path having a defined transfer function. Parameters which are characteristic of the defined transfer function are provided in a memory and the individual correction values are calculated in a correction value calculating unit using the parameters provided.

    摘要翻译： 为了校正图像传感器的信号中的固定图案噪声，从传感器的像素读出图像信号值。 通过具有定义的传递函数的信号路径将各个校正值作为模拟量添加到图像信号值。 作为定义的传递函数的特征的参数被提供在存储器中，并且使用提供的参数在校正值计算单元中计算各个校正值。

    Charge weighting digital-to-analog converter
    8.
    发明授权
    Charge weighting digital-to-analog converter 失效
    电荷加权数模转换器

    公开(公告)号：US4186383A

    公开(公告)日：1980-01-29

    申请号：US773255

    申请日：1977-03-01

    申请人： Bernd Hofflinger ,  Jurgen Dahms

    发明人： Bernd Hofflinger ,  Jurgen Dahms

    IPC分类号： H03M1/00 ,  H03K13/02

    CPC分类号： H03M1/804

    摘要： A digital-to-analog converter consisting of capacitors for a weighted charge distribution corresponding to the digits of an n-digit binary number that is to be converted to analog form comprises n weighted capacitors. These capacitors are integrated with charging switches for the n-digits of the binary number, discharging switches, charge distributing switches and a reference voltage source being also provided.

    摘要翻译： 由与用于转换为模拟形式的n位二进制数字的位对应的加权电荷分布的电容器组成的数模转换器包括n个加权电容器。 这些电容器与二进制数n位数的充电开关集成，放电开关，电荷分配开关和参考电压源也被提供。