公开(公告)号：US08058150B2

公开(公告)日：2011-11-15

申请号：US12170494

申请日：2008-07-10

申请人： Weng-Jin Wu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou ,  Chen-Hua Yu

发明人： Weng-Jin Wu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou ,  Chen-Hua Yu

IPC分类号： H01L21/00

CPC分类号： H01L21/78

摘要： A method for singulating semiconductor wafers is disclosed. A preferred embodiment comprises forming scrub lines on one side of the wafer and filling the scrub lines with a temporary fill material. The wafer is then thinned by removing material from the opposite side of the wafer from the scrub lines, thereby exposing the temporary fill material on the opposite side. The temporary fill material is then removed, and the individual die are removed from the wafer.

摘要翻译： 公开了一种用于分离半导体晶片的方法。 优选的实施方案包括在晶片的一侧上形成擦洗线，并用临时填充材料填充擦洗线。 然后通过从磨擦线从晶片的相对侧移除材料来使晶片变薄，从而在相对侧上暴露临时填充材料。 然后移除临时填充材料，并且将单个模具从晶片上移除。

公开(公告)号：US20100062693A1

公开(公告)日：2010-03-11

申请号：US12205266

申请日：2008-09-05

申请人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Ku-Feng Yang ,  Jung-Chih Hu

发明人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Ku-Feng Yang ,  Jung-Chih Hu

IPC分类号： B24C3/00

CPC分类号： H01L21/67219 ,  B24B37/04

摘要： A method and apparatus for removing a metal or conductive film from over a surface of a semiconductor wafer provides a two step process carried out within a single wafer processing apparatus. A first step is a wet chemical or mechanical removal process that removes an upper portion of the film at a high removal rate and is followed by a second step of a lower removal rate, the second step being CMP, chemical mechanical polishing.

摘要翻译： 从半导体晶片表面上去除金属或导电膜的方法和装置提供了在单个晶片处理装置内执行的两步工艺。 第一步是湿化学或机械去除工艺，其以高去除速率去除膜的上部，随后是较低去除速率的第二步骤，第二步是CMP，化学机械抛光。

公开(公告)号：US20100009518A1

公开(公告)日：2010-01-14

申请号：US12170494

申请日：2008-07-10

申请人： Weng-Jin Wu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou ,  Chen-Hua Yu

发明人： Weng-Jin Wu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou ,  Chen-Hua Yu

IPC分类号： H01L21/00

CPC分类号： H01L21/78

摘要： A method for singulating semiconductor wafers is disclosed. A preferred embodiment comprises forming scrub lines on one side of the wafer and filling the scrub lines with a temporary fill material. The wafer is then thinned by removing material from the opposite side of the wafer from the scrub lines, thereby exposing the temporary fill material on the opposite side. The temporary fill material is then removed, and the individual die are removed from the wafer.

摘要翻译： 公开了一种用于分离半导体晶片的方法。 优选的实施方案包括在晶片的一侧上形成擦洗线，并用临时填充材料填充擦洗线。 然后通过从磨擦线从晶片的相对侧移除材料来使晶片变薄，从而在相对侧上暴露临时填充材料。 然后移除临时填充材料，并且将单个模具从晶片上移除。

公开(公告)号：US08664749B2

公开(公告)日：2014-03-04

申请号：US13084204

申请日：2011-04-11

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/31

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US08691664B2

公开(公告)日：2014-04-08

申请号：US12685523

申请日：2010-01-11

申请人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Jung-Chih Hu

发明人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Jung-Chih Hu

IPC分类号： H01L21/00

CPC分类号： H01L21/30625 ,  H01L21/30608 ,  H01L21/3212 ,  H01L21/76898 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/13109 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13184 ,  H01L2224/16145 ,  H01L2224/81193 ,  H01L2224/9202 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079

摘要： A method of forming a semiconductor device is presented. A conductor is embedded within a substrate, wherein the substrate contains a non-conducting material. The backside of the substrate is ground to a thickness wherein at least 1 μm of the non-conducting material remains on the backside covering the conductor embedded within the substrate. Chemical mechanical polishing (CMP) is employed with an undiscerning slurry to the backside of the substrate, thereby planarizing the substrate and exposing the conductive material. A spin wet-etch, with a protective formulation, is employed to remove a thickness y of the non-conducting material from the backside of the substrate, thereby causing the conductive material to uniformly protrude from the backside of the substrate.

摘要翻译： 提出了一种形成半导体器件的方法。 导体嵌入衬底内，其中衬底含有非导电材料。 将衬底的背面研磨成厚度，其中至少1μm的非导电材料保留在覆盖衬底内的导体的背面上。 采用化学机械抛光（CMP），其具有不透明的浆料到衬底的背面，由此平坦化衬底并暴露导电材料。 使用具有保护性配方的旋转湿蚀刻从衬底的背面除去非导电材料的厚度y，从而使导电材料从衬底的背面均匀地突出。

公开(公告)号：US20100267217A1

公开(公告)日：2010-10-21

申请号：US12685523

申请日：2010-01-11

申请人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Jung-Chih Hu

发明人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Jung-Chih Hu

IPC分类号： H01L21/50 ,  H01L21/306

CPC分类号： H01L21/30625 ,  H01L21/30608 ,  H01L21/3212 ,  H01L21/76898 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/13109 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13184 ,  H01L2224/16145 ,  H01L2224/81193 ,  H01L2224/9202 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079

摘要： A method of forming a semiconductor device is presented. A conductor is embedded within a substrate, wherein the substrate contains a non-conducting material. The backside of the substrate is ground to a thickness wherein at least 1 μm of the non-conducting material remains on the backside covering the conductor embedded within the substrate. Chemical mechanical polishing (CMP) is employed with an undiscerning slurry to the backside of the substrate, thereby planarizing the substrate and exposing the conductive material. A spin wet-etch, with a protective formulation, is employed to remove a thickness y of the non-conducting material from the backside of the substrate, thereby causing the conductive material to uniformly protrude from the backside of the substrate.

摘要翻译： 提出了一种形成半导体器件的方法。 导体嵌入衬底内，其中衬底含有非导电材料。 将衬底的背面研磨成厚度，其中至少1μm的非导电材料保留在覆盖衬底内的导体的背面上。 采用化学机械抛光（CMP），其具有不透明的浆料到衬底的背面，由此平坦化衬底并暴露导电材料。 使用具有保护性配方的旋转湿蚀刻从衬底的背面除去非导电材料的厚度y，从而使导电材料从衬底的背面均匀地突出。

公开(公告)号：US20110186967A1

公开(公告)日：2011-08-04

申请号：US13084204

申请日：2011-04-11

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/544 ,  H01L23/48

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US07943421B2

公开(公告)日：2011-05-17

申请号：US12329322

申请日：2008-12-05

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/28

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US20100140767A1

公开(公告)日：2010-06-10

申请号：US12329322

申请日：2008-12-05

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/00 ,  H01L21/46

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US20090224405A1

公开(公告)日：2009-09-10

申请号：US12044008

申请日：2008-03-07

申请人： Wen-Chih Chiou ,  Chen-Hua Yu ,  Weng-Jin Wu ,  Jung-Chih Hu

发明人： Wen-Chih Chiou ,  Chen-Hua Yu ,  Weng-Jin Wu ,  Jung-Chih Hu

IPC分类号： H01L23/48 ,  H01L21/44

CPC分类号： H01L23/481 ,  H01L21/76898 ,  H01L25/50 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： A through via process is performed on a semiconductor substrate with a contact plug formed in an interlayer dielectric (ILD), and then a via plug is formed in the ILD layer to extend through a portion of the semiconductor substrate, followed forming an interconnection structure electrically connected with the contact plug and the via plug.

摘要翻译： 在具有形成在层间电介质（ILD）中的接触插塞的半导体衬底上进行通孔工艺，然后在ILD层中形成通孔以延伸穿过半导体衬底的一部分，然后电连接形成互连结构 与接触插头和通孔插头连接。