公开(公告)号：US09006101B2

公开(公告)日：2015-04-14

申请号：US13601265

申请日：2012-08-31

申请人： Hsin-Yu Chen ,  Ku-Feng Yang ,  Tasi-Jung Wu ,  Lin-Chih Huang ,  Yuan-Hung Liu ,  Tsang-Jiuh Wu ,  Wen-Chih Chiou

发明人： Hsin-Yu Chen ,  Ku-Feng Yang ,  Tasi-Jung Wu ,  Lin-Chih Huang ,  Yuan-Hung Liu ,  Tsang-Jiuh Wu ,  Wen-Chih Chiou

IPC分类号： H01L21/00 ,  H01L21/768 ,  H01L23/48 ,  H01L23/532 ,  H01L23/31

CPC分类号： H01L23/528 ,  H01L21/76807 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5384 ,  H01L27/0617 ,  H01L2221/1031 ,  H01L2224/13 ,  H01L2924/13091 ,  H01L2924/00

摘要： An apparatus comprises an interlayer dielectric layer formed on a first side of a substrate, a first metallization layer formed over the interlayer dielectric layer, wherein the first metallization layer comprises a first metal line and a dielectric layer formed over the first metallization layer, wherein the dielectric layer comprises a metal structure having a bottom surface coplanar with a top surface of the first metal line.

摘要翻译： 一种装置包括形成在衬底的第一侧上的层间绝缘层，形成在层间介电层上的第一金属化层，其中第一金属化层包括形成在第一金属化层上的第一金属线和介电层，其中， 电介质层包括具有与第一金属线的顶表面共面的底表面的金属结构。

公开(公告)号：US08803322B2

公开(公告)日：2014-08-12

申请号：US13272506

申请日：2011-10-13

申请人： Ku-Feng Yang ,  Tsang-Jiuh Wu ,  Yi-Hsiu Chen ,  Ebin Liao ,  Yuan-Hung Liu ,  Wen-Chih Chiou

发明人： Ku-Feng Yang ,  Tsang-Jiuh Wu ,  Yi-Hsiu Chen ,  Ebin Liao ,  Yuan-Hung Liu ,  Wen-Chih Chiou

IPC分类号： H01L23/48

CPC分类号： H01L23/5226 ,  H01L21/76879 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/05 ,  H01L2224/05006 ,  H01L2224/05009 ,  H01L2224/05546 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/00

摘要： The embodiments of forming a through substrate via (TSV) structure described enable reducing risk of damaging gate structures due to over polishing of an inter-level dielectric layer (ILD) layer. The TSV structure with a wider opening near one end also enables better gapfill.

摘要翻译： 形成通过（TSV）通孔的结构的实施例能够降低由于层间电介质层（ILD）层的过度抛光而损坏栅极结构的风险。 在一端附近具有较宽开口的TSV结构还可实现更好的间隙填充。

公开(公告)号：US08803316B2

公开(公告)日：2014-08-12

申请号：US13311692

申请日：2011-12-06

申请人： Yung-Chi Lin ,  Hsin-Yu Chen ,  Wen-Chih Chiou ,  Ku-Feng Yang ,  Tsang-Jiuh Wu ,  Jing-Cheng Lin

发明人： Yung-Chi Lin ,  Hsin-Yu Chen ,  Wen-Chih Chiou ,  Ku-Feng Yang ,  Tsang-Jiuh Wu ,  Jing-Cheng Lin

IPC分类号： H01L23/48

CPC分类号： H01L23/49827 ,  H01L21/76879 ,  H01L21/76885 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/0557 ,  H01L2224/11011 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/1405 ,  H01L2224/14104 ,  H01L2224/73204 ,  H01L2924/01028 ,  H01L2924/0132 ,  H01L2924/067 ,  H01L2924/0705 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00012

摘要： A device includes a substrate having a front side and a backside, a through-via extending from the backside to the front side of the substrate, and a conductive pad on the backside of the substrate and over the through-via. The conductive pad has a substantially planar top surface. A conductive bump has a non-planar top surface over the substantially planar top surface and aligned to the through-via. The conductive bump and the conductive pad are formed of a same material. No interface is formed between the conductive bump and the conductive pad.

摘要翻译： 一种器件包括具有正面和背面的衬底，从衬底的背面延伸到前侧的通孔，以及位于衬底的背面和通孔上方的导电焊盘。 导电垫具有基本平坦的顶表面。 导电凸块在基本上平坦的顶表面上方具有非平面的顶表面，并且与通孔对准。 导电凸块和导电垫由相同的材料形成。 在导电凸块和导电垫之间不形成界面。

公开(公告)号：US08664749B2

公开(公告)日：2014-03-04

申请号：US13084204

申请日：2011-04-11

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/31

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US20120217611A1

公开(公告)日：2012-08-30

申请号：US13033733

申请日：2011-02-24

申请人： Yuan-Hung LIU ,  Ku-Feng YANG ,  Pei-Ching KUO ,  Ming-Tsu CHUNG ,  Hsin-Yu CHEN ,  Tsang-Jiuh WU ,  Wen-Chih CHIOU

发明人： Yuan-Hung LIU ,  Ku-Feng YANG ,  Pei-Ching KUO ,  Ming-Tsu CHUNG ,  Hsin-Yu CHEN ,  Tsang-Jiuh WU ,  Wen-Chih CHIOU

IPC分类号： H01L23/48 ,  H01L21/28

CPC分类号： H01L21/76898 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/7682 ,  H01L21/76831 ,  H01L21/7684 ,  H01L21/76879 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2225/06541 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/00

摘要： An integrated circuit includes a substrate having a first surface and a second surface. At least one conductive structure continuously extends through the substrate. At least one sidewall of the at least one conductive structure is spaced from a sidewall of the substrate by an air gap.

摘要翻译： 集成电路包括具有第一表面和第二表面的基板。 至少一个导电结构连续地延伸穿过衬底。 所述至少一个导电结构的至少一个侧壁通过气隙与衬底的侧壁间隔开。

公开(公告)号：US20110309647A1

公开(公告)日：2011-12-22

申请号：US12818022

申请日：2010-06-17

申请人： Ku-Feng Yang ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Chen-Hua Yu

发明人： Ku-Feng Yang ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou ,  Chen-Hua Yu

IPC分类号： B25J15/06 ,  B66C1/02

CPC分类号： H01L21/67346 ,  H01L21/6838 ,  H01L21/68785

摘要： An apparatus for supporting a wafer includes a base, and a gas-penetration layer. The gas-penetration layer and a portion of the base directly underlying the gas-penetration layer form a gas passage therebetween. The gas passage is configured to be sealed by the wafer placed directly over the gas-penetration layer. The apparatus further includes a valve connected to the gas passage.

摘要翻译： 用于支撑晶片的装置包括基座和气体穿透层。 气体渗透层和直接位于气体穿透层下方的基底的一部分在它们之间形成气体通道。 气体通道被直接设置在气体穿透层上方的晶片密封。 该装置还包括连接到气体通道的阀。

公开(公告)号：US20110266691A1

公开(公告)日：2011-11-03

申请号：US12769251

申请日：2010-04-28

申请人： Jing-Cheng Lin ,  Ku-Feng Yang

发明人： Jing-Cheng Lin ,  Ku-Feng Yang

IPC分类号： H01L23/48

CPC分类号： H01L23/481 ,  H01L21/76816 ,  H01L21/76879 ,  H01L21/76898 ,  H01L23/49827 ,  H01L23/5226 ,  H01L24/05 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/13025 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14181 ,  H01L2224/73204 ,  H01L2924/0002 ,  H01L2924/01019 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2224/05552

摘要： A device includes a substrate, and a plurality of dielectric layers over the substrate. A plurality of metallization layers is formed in the plurality of dielectric layers, wherein at least one of the plurality of metallization layers comprises a metal pad. A through-substrate via (TSV) extends from the top level of the plurality of the dielectric layers to a bottom surface of the substrate. A deep conductive via extends from the top level of the plurality of dielectric layers to land on the metal pad. A metal line is formed over the top level of the plurality of dielectric layers and interconnecting the TSV and the deep conductive via.

摘要翻译： 一种器件包括衬底和在衬底上的多个电介质层。 多个金属化层形成在多个电介质层中，其中多个金属化层中的至少一个包括金属焊盘。 贯穿衬底通孔（TSV）从多个电介质层的顶层延伸到衬底的底表面。 深导电通孔从多个电介质层的顶层延伸到金属焊盘上。 金属线形成在多个电介质层的顶层上并且互连TSV和深导电通孔。

公开(公告)号：US07989318B2

公开(公告)日：2011-08-02

申请号：US12330209

申请日：2008-12-08

申请人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Chen-Hua Yu

发明人： Ku-Feng Yang ,  Weng-Jin Wu ,  Wen-Chih Chiou ,  Chen-Hua Yu

IPC分类号： H01L21/30

CPC分类号： H01L21/486 ,  H01L21/76898 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/13009 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2224/32145 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01019 ,  H01L2224/11

摘要： A system and method for stacking semiconductor dies is disclosed. A preferred embodiment comprises forming through-silicon vias through the wafer, protecting a rim edge of the wafer, and then removing the unprotected portions so that the rim edge has a greater thickness than the thinned wafer. This thickness helps the fragile wafer survive further transport and process steps. The rim edge is then preferably removed during singulation of the individual dies from the wafer.

摘要翻译： 公开了一种用于堆叠半导体管芯的系统和方法。 优选实施例包括形成通过晶片的穿硅通孔，保护晶片的边缘边缘，然后去除未受保护的部分，使得边缘边缘的厚度大于薄的晶片。 该厚度有助于脆弱的晶片在进一步的运输和工艺步骤中保持生存。 然后优选在从晶片分离单个模具期间移除边缘。

公开(公告)号：US07955895B2

公开(公告)日：2011-06-07

申请号：US12267244

申请日：2008-11-07

申请人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu

发明人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu

IPC分类号： H01L21/00

CPC分类号： H01L21/76898 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/10 ,  H01L24/13 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05567 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

摘要： A method for fabricating stacked wafers is provided. In one embodiment, the method comprises providing a wafer having a chip side and a non-chip side, the chip side comprising a plurality of semiconductor chips. A plurality of dies is provided, each of the die bonded to one of the plurality of semiconductor chips. The chip side of the wafer and the plurality of dies are encapsulated with a protecting material. The non-chip side of the wafer is thinned to an intended thickness. The wafer is then diced to separate the wafer into individual semiconductor packages.

摘要翻译： 提供了一种用于制造堆叠晶片的方法。 在一个实施例中，该方法包括提供具有芯片侧和非芯片侧的晶片，芯片侧包括多个半导体芯片。 提供多个管芯，每个管芯接合到多个半导体芯片中的一个。 晶片的芯片侧和多个管芯被保护材料封装。 晶片的非芯片侧被薄化到预期的厚度。 然后切割晶片以将晶片分离成单独的半导体封装。

公开(公告)号：US20100330743A1

公开(公告)日：2010-12-30

申请号：US12878112

申请日：2010-09-09

申请人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang

发明人： Chen-Hua Yu ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang

IPC分类号： H01L21/50

CPC分类号： H01L21/8221 ,  H01L21/76898 ,  H01L24/16 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05609 ,  H01L2224/05616 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/13099 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/19041 ,  Y10S148/164 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/013

摘要： A semiconductor structure includes a first die comprising a first substrate and a first bonding pad over the first substrate, a second die having a first surface and a second surface opposite the first surface, wherein the second die is stacked on the first die and a protection layer having a vertical portion on a sidewall of the second die, and a horizontal portion extending over the first die.

摘要翻译： 半导体结构包括第一裸片，其包括第一衬底和第一衬底上的第一焊盘，第二裸片，具有与第一表面相对的第一表面和第二表面，其中第二裸片堆叠在第一裸片上， 层，其具有在第二管芯的侧壁上的垂直部分，以及在第一管芯上延伸的水平部分。