公开(公告)号：US08963205B2

公开(公告)日：2015-02-24

申请号：US12165164

申请日：2008-06-30

申请人： Yong-Soo Kim ,  Jun-Ki Kim ,  Se-Aug Jang

发明人： Yong-Soo Kim ,  Jun-Ki Kim ,  Se-Aug Jang

IPC分类号： H01L29/66 ,  H01L29/10 ,  H01L21/8238 ,  H01L29/78

CPC分类号： H01L29/1054 ,  H01L21/823807 ,  H01L29/66651 ,  H01L29/7843

摘要： A transistor of a semiconductor device includes a substrate, a gate over the substrate, a source/drain region formed in the substrate to have a channel region therebetween, and an epitaxial layer formed below the channel region to have a different lattice constant from the substrate. The epitaxial layer having a different lattice constant with a substrate material is formed below the channel region to apply a stress to the channel region. Thus, the mobility of carriers of the transistor increases.

摘要翻译： 半导体器件的晶体管包括衬底，衬底上的栅极，形成在衬底中以在其间具有沟道区的源极/漏极区和形成在沟道区下方的与衬底不同的晶格常数的外延层 。 在沟道区的下方形成具有与衬底材料不同的晶格常数的外延层，以对沟道区施加应力。 因此，晶体管的载流子的迁移率增加。

公开(公告)号：US07713823B2

公开(公告)日：2010-05-11

申请号：US12164067

申请日：2008-06-29

申请人： Min-Gyu Sung ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

发明人： Min-Gyu Sung ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

IPC分类号： H01L21/8236

CPC分类号： H01L29/66666 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/7827

摘要： In a high speed vertical channel transistor, a pillar structure is formed over a substrate, a gate electrode surrounds an outer wall of a lower portion of the pillar structure; and a word line extends in a direction to partially contact an outer wall of the gate electrode. The word line shifts toward a side of the pillar structure resulting in increased transistor speed.

摘要翻译： 在高速垂直沟道晶体管中，在衬底上形成柱结构，栅电极围绕柱结构的下部的外壁; 并且字线在与栅电极的外壁部分接触的方向上延伸。 字线向柱结构的一侧移动，导致晶体管速度增加。

公开(公告)号：US07667253B2

公开(公告)日：2010-02-23

申请号：US11790957

申请日：2007-04-30

申请人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hyun-Chul Sohn

发明人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hyun-Chul Sohn

IPC分类号： H01L27/108 ,  H01L29/94

CPC分类号： H01L29/7887 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66825 ,  H01L29/788

摘要： The present invention relates to a non-volatile memory device having conductive sidewall spacers and a method for fabricating the same. The non-volatile memory device includes: a substrate; a gate insulation layer formed on the substrate; a gate structure formed on the gate insulation layer; a pair of sidewall spacers formed on sidewalls of the gate structure; a pair of conductive sidewall spacers for trapping/detrapping charges formed on the pair of sidewall spacers; a pair of lightly doped drain regions formed in the substrate disposed beneath the sidewalls of the gate structure; and a pair of source/drain regions formed in the substrate disposed beneath edge portions of the pair of conductive sidewall spacers.

摘要翻译： 本发明涉及具有导电侧壁间隔物的非易失性存储器件及其制造方法。 非易失性存储器件包括：衬底; 形成在所述基板上的栅极绝缘层; 形成在栅极绝缘层上的栅极结构; 形成在所述栅极结构的侧壁上的一对侧壁间隔物; 一对导电侧壁间隔物，用于捕获/去除在一对侧壁间隔物上形成的电荷; 形成在所述衬底中的一对轻掺杂漏极区，所述衬底设置在所述栅极结构的侧壁下方; 以及形成在所述基板中的一对源极/漏极区域，所述基极设置在所述一对导电侧壁间隔物的边缘部分的下方。

公开(公告)号：US20080079093A1

公开(公告)日：2008-04-03

申请号：US11819888

申请日：2007-06-29

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L29/812 ,  H01L21/4763

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US20120012928A1

公开(公告)日：2012-01-19

申请号：US13244199

申请日：2011-09-23

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L29/78

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US07838364B2

公开(公告)日：2010-11-23

申请号：US11862453

申请日：2007-09-27

申请人： Yong-Soo Kim ,  Hong-Seon Yang ,  Se-Aug Jang ,  Seung-Ho Pyi ,  Kwon Hong ,  Heung-Jae Cho ,  Kwan-Yong Lim ,  Min-Gyu Sung ,  Seung-Ryong Lee ,  Tae-Yoon Kim

发明人： Yong-Soo Kim ,  Hong-Seon Yang ,  Se-Aug Jang ,  Seung-Ho Pyi ,  Kwon Hong ,  Heung-Jae Cho ,  Kwan-Yong Lim ,  Min-Gyu Sung ,  Seung-Ryong Lee ,  Tae-Yoon Kim

IPC分类号： H01L21/336

CPC分类号： H01L29/66553 ,  H01L27/10876 ,  H01L29/518 ,  H01L29/66621

摘要： A method for fabricating a semiconductor device includes providing a substrate having a bulb-type recessed region, forming a gate insulating layer over the bulb-type recessed region and the substrate, and forming a gate conductive layer over the gate insulating layer. The gate conductive layer fills the bulb-type recessed region. The gate conductive layer includes two or more conductive layers and a discontinuous interface between the conductive layers.

摘要翻译： 一种制造半导体器件的方法，包括提供具有灯泡型凹陷区域的衬底，在灯泡型凹陷区域上形成栅极绝缘层和衬底，并在栅极绝缘层上形成栅极导电层。 栅极导电层填充灯泡型凹陷区域。 栅极导电层包括两个或多个导电层和导电层之间的不连续界面。

公开(公告)号：US20070200145A1

公开(公告)日：2007-08-30

申请号：US11790957

申请日：2007-04-30

申请人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hyun-Chul Sohn

发明人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hyun-Chul Sohn

IPC分类号： H01L31/00

CPC分类号： H01L29/7887 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66825 ,  H01L29/788

摘要： The present invention relates to a non-volatile memory device having conductive sidewall spacers and a method for fabricating the same. The non-volatile memory device includes: a substrate; a gate insulation layer formed on the substrate; a gate structure formed on the gate insulation layer; a pair of sidewall spacers formed on sidewalls of the gate structure; a pair of conductive sidewall spacers for trapping/detrapping charges formed on the pair of sidewall spacers; a pair of lightly doped drain regions formed in the substrate disposed beneath the sidewalls of the gate structure; and a pair of source/drain regions formed in the substrate disposed beneath edge portions of the pair of conductive sidewall spacers.

摘要翻译： 本发明涉及具有导电侧壁间隔物的非易失性存储器件及其制造方法。 非易失性存储器件包括：衬底; 形成在所述基板上的栅极绝缘层; 形成在栅极绝缘层上的栅极结构; 形成在所述栅极结构的侧壁上的一对侧壁间隔物; 一对导电侧壁间隔物，用于捕获/去除在一对侧壁间隔物上形成的电荷; 形成在所述衬底中的一对轻掺杂漏极区，所述衬底设置在所述栅极结构的侧壁下方; 以及形成在所述基板中的一对源极/漏极区域，所述基极设置在所述一对导电侧壁间隔物的边缘部分的下方。

公开(公告)号：US20060001115A1

公开(公告)日：2006-01-05

申请号：US11027663

申请日：2004-12-30

申请人： Hong-Seon Yang ,  Se-Aug Jang ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Heung-Jae Cho ,  Jae-Geun Oh

发明人： Hong-Seon Yang ,  Se-Aug Jang ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Heung-Jae Cho ,  Jae-Geun Oh

IPC分类号： H01L29/76 ,  H01L29/82

CPC分类号： H01L27/10873 ,  H01L27/10888

摘要： A gate structure of a semiconductor memory device capable of preventing a poly void generation by forming a hard mask and maintaining a hysteresis area within a certain value. The gate structure of the semiconductor memory device includes: a gate insulation layer formed on a semiconductor substrate; a gate electrode formed on the gate insulation layer, wherein the gate electrode is formed by stacking a polysilicon layer and a metal layer; and a hard mask formed on the gate electrode, wherein a hysteresis area between the hard mask and the gate electrode materials is a equal to or less than approximately 2×1012° C.-dyne/cm2.

摘要翻译： 一种半导体存储器件的栅极结构，其能够通过形成硬掩模并将滞后区域保持在一定值内来防止多孔隙生成。 半导体存储器件的栅极结构包括：形成在半导体衬底上的栅绝缘层; 形成在所述栅绝缘层上的栅电极，其中所述栅电极通过堆叠多晶硅层和金属层而形成; 以及形成在所述栅极电极上的硬掩模，其中所述硬掩模和所述栅极电极材料之间的滞后区域等于或小于约2×10 12·达因/ cm 2， 2 。

公开(公告)号：US08048742B2

公开(公告)日：2011-11-01

申请号：US11819888

申请日：2007-06-29

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L21/8234

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US07029999B2

公开(公告)日：2006-04-18

申请号：US10750084

申请日：2003-12-30

申请人： Kwan-Yong Lim ,  Byung-Seop Hong ,  Heung-Jae Cho ,  Jung-Ho Lee ,  Jae-Geun Oh ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hong-Seon Yang ,  Hyun-Chul Sohn

发明人： Kwan-Yong Lim ,  Byung-Seop Hong ,  Heung-Jae Cho ,  Jung-Ho Lee ,  Jae-Geun Oh ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hong-Seon Yang ,  Hyun-Chul Sohn

IPC分类号： H01L21/4763 ,  H01L21/44

CPC分类号： H01L21/28061 ,  H01L21/28247

摘要： The present invention is related to a method for fabricating a transistor with a polymetal gate electrode structure. The method includes the steps of: forming a gate insulation layer on a substrate; forming a patterned gate stack structure on the gate insulation layer, wherein the patterned stack structure includes a polysilicon layer as a bottom layer and a metal layer as an upper layer; forming a silicon oxide-based capping layer along a profile containing the patterned gate stack structure and on the gate insulation layer at a predetermined temperature that prevents oxidation of the metal layer; and performing a gate re-oxidation process.

摘要翻译： 本发明涉及一种制造具有多金属栅电极结构的晶体管的方法。 该方法包括以下步骤：在衬底上形成栅极绝缘层; 在所述栅极绝缘层上形成图案化的栅极堆叠结构，其中所述图案化的堆叠结构包括作为底层的多晶硅层和作为上层的金属层; 沿着包含图案化的栅叠层结构的轮廓形成氧化硅基覆盖层，并在预定温度下在栅极绝缘层上形成防止金属层氧化的氧化硅基覆盖层; 并进行栅极再氧化处理。