公开(公告)号：US20180122741A1

公开(公告)日：2018-05-03

申请号：US15679662

申请日：2017-08-17

申请人： Young-Chul CHO ,  Min-Su AHN ,  Jung-Hwan CHOI

发明人： Young-Chul CHO ,  Min-Su AHN ,  Jung-Hwan CHOI

IPC分类号： H01L23/522 ,  H01L23/00 ,  H01L23/532

CPC分类号： H01L23/5226 ,  H01L23/5227 ,  H01L23/525 ,  H01L23/53295 ,  H01L24/05 ,  H01L24/08 ,  H01L24/48 ,  H01L27/0248 ,  H01L2224/02166 ,  H01L2224/02331 ,  H01L2224/05024 ,  H01L2224/05554 ,  H01L2224/06135 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2224/45099

摘要： A semiconductor device includes a substrate having a cell region and a circuit region, an upper wiring layer on the substrate, and a redistribution wiring layer on the upper wiring layer. The upper wiring layer includes a secondary uppermost wiring in the circuit region and an uppermost wiring on the secondary uppermost wiring. The uppermost wiring includes an uppermost chip pad electrically connected to the secondary uppermost wiring. At least a portion of the uppermost chip pad in the cell region. The redistribution wiring layer includes a redistribution wiring electrically connected to the uppermost chip pad. At least a portion of the redistribution wiring serving as a landing pad connected to an external connector.

公开(公告)号：US20130246856A1

公开(公告)日：2013-09-19

申请号：US13772647

申请日：2013-02-21

申请人： Young-Chul CHO ,  Tai-Song JIN ,  Dong-Kwan SUH ,  Yen-Jo HAN

发明人： Young-Chul CHO ,  Tai-Song JIN ,  Dong-Kwan SUH ,  Yen-Jo HAN

IPC分类号： G06F11/36

CPC分类号： G06F11/3604 ,  G06F8/4452 ,  G06F11/3664 ,  G06F17/5027

摘要： A verification supporting apparatus and a verification supporting method of a reconfigurable processor is provided. The verification supporting apparatus includes an invalid operation determiner configured to detect an invalid operation from a result of scheduling on a source code, and a masking hint generator configured to generate a masking hint for the detected invalid operation.

摘要翻译： 提供了一种可重构处理器的验证支持装置和验证支持方法。 验证支持装置包括：无效操作确定器，被配置为根据源代码的调度结果来检测无效操作，以及掩蔽提示生成器，被配置为生成用于检测到的无效操作的屏蔽提示。

公开(公告)号：US20120092987A1

公开(公告)日：2012-04-19

申请号：US13092919

申请日：2011-04-23

申请人： Moo-Kyoung CHUNG ,  Soo-Jung RYU ,  Woong SEO ,  Ho-Young KIM ,  Young-Chul CHO

发明人： Moo-Kyoung CHUNG ,  Soo-Jung RYU ,  Woong SEO ,  Ho-Young KIM ,  Young-Chul CHO

IPC分类号： H04L12/56 ,  H04L12/26

CPC分类号： H04L45/60

摘要： A routing apparatus and a network apparatus that are capable of improving general system performance by compressing/decompressing data and transmitting the result of the compression/decompression, are provided. The routing apparatus may compress and/or decompress input data, and may transmit the compressed and/or decompressed input data.

摘要翻译： 提供能够通过压缩/解压缩数据和发送压缩/解压缩的结果来提高一般系统性能的路由设备和网络设备。 路由设备可以压缩和/或解压缩输入数据，并且可以传送压缩和/或解压缩的输入数据。

公开(公告)号：US20110218795A1

公开(公告)日：2011-09-08

申请号：US13006730

申请日：2011-01-14

申请人： Young-Chul CHO ,  Soo-Jung Ryu ,  Yoon-Jin Kim ,  Woong Seo ,  Il-Hyun Park ,  Tae-Wook Oh

发明人： Young-Chul CHO ,  Soo-Jung Ryu ,  Yoon-Jin Kim ,  Woong Seo ,  Il-Hyun Park ,  Tae-Wook Oh

IPC分类号： G06F17/50 ,  G06F9/44

CPC分类号： G06F17/5045 ,  G06F9/44 ,  G06F17/50 ,  G06F17/5022 ,  G06F2217/68

摘要： Provided are a simulator of a multi-core system employing reconfigurable processor (RP) cores and a method of simulating a multi-core system employing RP cores. The simulator includes a structure builder to receive a structure definition file defining a structure of a system, select components described in the structure definition file from a component library, and fill a data structure with the selected components to generate a structure model of a multi-core system, and a simulation engine to execute an application program according to the structure model and output the result.

摘要翻译： 提供了一种采用可重配置处理器（RP）核心的多核系统的模拟器和一种模拟采用RP核心的多核系统的方法。 模拟器包括结构构建器，用于接收定义系统结构的结构定义文件，从组件库中选择在结构定义文件中描述的组件，并且用所选择的组件填充数据结构以生成多模式的结构模型， 核心系统和模拟引擎，根据结构模型执行应用程序并输出结果。

公开(公告)号：US20130182513A1

公开(公告)日：2013-07-18

申请号：US13611867

申请日：2012-09-12

申请人： Yoon-Joo EOM ,  Young-Jin JEON ,  Yong-Cheol BAE ,  Young-Chul CHO

发明人： Yoon-Joo EOM ,  Young-Jin JEON ,  Yong-Cheol BAE ,  Young-Chul CHO

IPC分类号： G11C5/14 ,  H03K19/003 ,  G11C7/00

CPC分类号： G11C7/1057 ,  G11C29/021 ,  G11C29/028 ,  G11C2207/2254 ,  H03K19/0005

摘要： Provided are a semiconductor memory device and a memory system including the same, which may calibrate a level of an output voltage in consideration of channel environment and a mismatch in on-die termination (ODT) resistance of a memory controller. The memory system includes a memory controller and a semiconductor memory device. The semiconductor memory device is configured to generate a reference voltage based on driving information of the memory controller, and calibrate an output voltage level based on a reference voltage when the semiconductor memory device is electrically connected to the memory controller.

摘要翻译： 提供了一种半导体存储器件和包括该半导体存储器件的存储器系统，其可以考虑到沟道环境和存储器控制器的管芯端接（ODT）电阻的不匹配来校准输出电压的电平。 存储器系统包括存储器控制器和半导体存储器件。 半导体存储器件被配置为基于存储器控制器的驱动信息生成参考电压，并且当半导体存储器件电连接到存储器控制器时，基于参考电压校准输出电压电平。