公开(公告)号：US06436922B1

公开(公告)日：2002-08-20

申请号：US09597409

申请日：2000-06-19

申请人： Yuji Tanaka ,  Keiji Misumi ,  Yoshinari Kawakami ,  Masahiko Moriguchi ,  Kazuyoshi Takahashi ,  Hiroki Okamoto ,  Toshiaki Kamisaki ,  Kimihiro Inoue ,  Makoto Sato

发明人： Yuji Tanaka ,  Keiji Misumi ,  Yoshinari Kawakami ,  Masahiko Moriguchi ,  Kazuyoshi Takahashi ,  Hiroki Okamoto ,  Toshiaki Kamisaki ,  Kimihiro Inoue ,  Makoto Sato

IPC分类号： A61K31553

CPC分类号： C07D413/06 ,  C07D413/14

摘要： Disclosed are 5,11-Dihydrodibenzo[b,e][1,4]oxazepine derivatives such as (R)-(+)-5,11-dihydro-5-[1-(4-methoxyphenethyl)-2-pyrrolidinylmethyl]dibenzo[b,e][1,4]oxazepine and (R)-(+)-5,11-dihydro-5-[1-(4-fluorophenethyl)-2-pyrrolidinylmethyl]dibenzo[b,e][1,4]oxazepine, stereoisomers thereof, pharmacologically acceptable salts thereof, or hydrates thereof and a pharmaceutical composition conating the 5,11-Dihydrodibenzo[b,e][1,4]oxazepine derivatives. The derivatives have an excellent activity of improving a digestive tract moving function and are free of side effect.

摘要翻译： 公开了5,11-二氢二苯并[b，e] [1,4]氧氮杂衍生物如（R） - （+） - 5,11-二氢-5- [1-（4-甲氧基苯乙基）-2-吡咯烷基甲基] 二苯并[b，e] [1,4]氧氮杂和（R） - （+） - 5,11-二氢-5- [1-（4-氟苯乙基）-2-吡咯烷基甲基]二苯并[b，e] ，4]氧氮杂，其立体异构体，其药理学上可接受的盐或其水合物和赋予5,11-二氢二苯并[b，e] [1,4]氧氮杂衍生物的药物组合物。 该衍生物具有改善消化道移动功能的优异活性，无副作用。

公开(公告)号：US6127361A

公开(公告)日：2000-10-03

申请号：US147012

申请日：1998-09-11

申请人： Yuji Tanaka ,  Keiji Misumi ,  Yoshinari Kawakami ,  Masahiko Moriguchi ,  Kazuyoshi Takahashi ,  Hiroki Okamoto ,  Toshiaki Kamisaki ,  Kimihiro Inoue ,  Makoto Sato

发明人： Yuji Tanaka ,  Keiji Misumi ,  Yoshinari Kawakami ,  Masahiko Moriguchi ,  Kazuyoshi Takahashi ,  Hiroki Okamoto ,  Toshiaki Kamisaki ,  Kimihiro Inoue ,  Makoto Sato

IPC分类号： A61P1/00 ,  C07D413/06 ,  C07D413/14 ,  A61K31/553 ,  C07D267/18

CPC分类号： C07D413/06 ,  C07D413/14

摘要： Disclosed are 5,11-Dihydrodibenzo[b,e][1,4]oxazepine derivatives such as (R)-(+)-5,11-dihydro-5-[1-(4-methoxyphenethyl)-2-pyrrolidinylmethyl]dibenzo[b,e][1,4]oxazepine and (R)-(+)-5,11-dihydro-5-[1-(4-fluorophenethyl)-2-pyrrolidinylmethyl]dibenzo[b,e][1,4]oxazepine, stereoisomers thereof, pharmacologically acceptable salts thereof, or hydrates thereof and a phramaceutical composition conating the 5,11-Dihydrodibenzo[b,e][1,4]oxazepine derivatives. The derivatives have an excellent activity of improving a digestive tract moving function and are free of side effect.

摘要翻译： PCT No.PCT / JP97 / 00754 Sec。 371日期：1998年9月11日 102（e）日期1998年9月11日PCT 1997年3月11日PCT公布。 公开号WO97 / 33885 PCT 日期：1997年9月18日公开了5,11-二氢二苯并[b，e] [1,4]氧氮杂衍生物如（R） - （+） - 5,11-二氢-5- [1-（4-甲氧基苯乙基） -2-吡咯烷基甲基]二苯并[b，e] [1,4]氧氮杂和（R） - （+） - 5,11-二氢-5- [1-（4-氟苯乙基）-2-吡咯烷基甲基]二苯并[b ，e] [1,4]氧氮杂，其立体异构体，其药理学上可接受的盐或其水合物和赋予5,11-二氢二苯并[b，e] [1,4]氧氮杂衍生物的药物组合物。 该衍生物具有改善消化道移动功能的优异活性，无副作用。

公开(公告)号：US20120019566A1

公开(公告)日：2012-01-26

申请号：US13137995

申请日：2011-09-23

申请人： Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa ,  Noboru Itomi ,  Satoru Kodaira ,  Junichi Karasawa ,  Takashi Kumagai ,  Hisanobu Ishiyama ,  Takashi Fujise

发明人： Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa ,  Noboru Itomi ,  Satoru Kodaira ,  Junichi Karasawa ,  Takashi Kumagai ,  Hisanobu Ishiyama ,  Takashi Fujise

IPC分类号： G09G5/10

CPC分类号： G09G3/3688 ,  G09G3/2011 ,  G09G2330/02 ,  G09G2330/04 ,  H01L2224/05553

摘要： An integrated circuit device includes first to Nth circuit blocks CB1 to CBN, a first interface region disposed along a fourth side and on the D2 side of the first to Nth circuit blocks CB1 to CBN, and a second interface region disposed along a second side and on the D4 side of the first to Nth circuit blocks CB1 to CBN. A local line LLG formed using a wiring layer lower than an Ith layer is provided between the adjacent circuit blocks as at least one of a signal line and a power supply line. Global lines GLG and GLD formed using the Ith or higher wiring layer are provided along the direction D1 over the circuit block disposed between the nonadjacent circuit blocks as at least one of a signal line and a power supply line.

摘要翻译： 集成电路装置包括第一至第N电路块CB1至CBN，沿第一至第N电路块CB1至CBN的第四侧和第二侧设置的第一接口区域以及沿着第二侧设置的第二接口区域， 在第一至第N电路块CB1至CBN的D4侧。 使用低于第I层的布线层形成的局部线LLG设置在相邻的电路块之间，作为信号线和电源线中的至少一个。 使用第I或更高布线层形成的全局线GLG和GLD沿着方向D1设置在布置在不相邻电路块之间的电路块上，作为信号线和电源线中的至少一个。

公开(公告)号：US08054710B2

公开(公告)日：2011-11-08

申请号：US11477670

申请日：2006-06-30

申请人： Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa ,  Noboru Itomi ,  Satoru Kodaira ,  Junichi Karasawa ,  Takashi Kumagai ,  Hisanobu Ishiyama ,  Takashi Fujise

发明人： Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa ,  Noboru Itomi ,  Satoru Kodaira ,  Junichi Karasawa ,  Takashi Kumagai ,  Hisanobu Ishiyama ,  Takashi Fujise

IPC分类号： G11C8/00

CPC分类号： G09G3/3688 ,  G09G3/2011 ,  G09G2330/02 ,  G09G2330/04 ,  H01L2224/05553

摘要： An integrated circuit device includes first to Nth circuit blocks CB1 to CBN, a first interface region disposed along a fourth side and on the D2 side of the first to Nth circuit blocks CB1 to CBN, and a second interface region disposed along a second side and on the D4 side of the first to Nth circuit blocks CB1 to CBN. A local line LLG formed using a wiring layer lower than an Ith layer is provided between the adjacent circuit blocks as at least one of a signal line and a power supply line. Global lines GLG and GLD formed using the Ith or higher wiring layer are provided along the direction D1 over the circuit block disposed between the nonadjacent circuit blocks as at least one of a signal line and a power supply line.

摘要翻译： 集成电路装置包括第一至第N电路块CB1至CBN，沿第一至第N电路块CB1至CBN的第四侧和第二侧设置的第一接口区域以及沿着第二侧设置的第二接口区域， 在第一至第N电路块CB1至CBN的D4侧。 使用低于第I层的布线层形成的局部线LLG设置在相邻的电路块之间，作为信号线和电源线中的至少一个。 使用第I或更高布线层形成的全局线GLG和GLD沿着方向D1设置在布置在不相邻电路块之间的电路块上，作为信号线和电源线中的至少一个。

公开(公告)号：US20070013706A1

公开(公告)日：2007-01-18

申请号：US11477647

申请日：2006-06-30

申请人： Satoru Kodaira ,  Noboru Itomi ,  Shuji Kawaguchi ,  Takashi Kumagai ,  Junichi Karasawa ,  Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa

发明人： Satoru Kodaira ,  Noboru Itomi ,  Shuji Kawaguchi ,  Takashi Kumagai ,  Junichi Karasawa ,  Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa

IPC分类号： G09G5/36 ,  G06F12/02

CPC分类号： G09G3/3685 ,  G09G2300/0426 ,  G09G2310/0218 ,  G09G2310/027 ,  G09G2310/0275 ,  G09G2360/12

摘要： Each of RAM blocks provided in a display memory and disposed along a first direction in which bitlines extend includes a sense amplifier circuit which outputs M-bit data upon one wordline selection (M is an integer larger than 1). At least M memory cells are arranged in each of the RAM blocks along a second direction in which wordlines extend. M sense amplifier cells to which M-bit data read from the M memory cells is input are provided in the sense amplifier circuit. L sense amplifier cells of the M sense amplifier cells are disposed at a position corresponding to L memory cells adjacent in the second direction (L is an integer which satisfies 2≦L

摘要翻译： 提供在显示存储器中并沿着位线延伸的第一方向布置的每个RAM块包括读取放大器电路，其在一个字线选择（M是大于1的整数）上输出M位数据。 至少M个存储单元沿着字线延伸的第二方向布置在每个RAM块中。 在读出放大器电路中设置有从M个存储单元读取M位数据的M个读出放大器单元。 M个读出放大器单元的L个读出放大器单元配置在与第二方向相邻的L个存储单元对应的位置（L为满足2 <= L

公开(公告)号：US20070013687A1

公开(公告)日：2007-01-18

申请号：US11477716

申请日：2006-06-30

申请人： Satoru Kodaira ,  Noboru Itomi ,  Shuji Kawaguchi ,  Takashi Kumagai ,  Junichi Karasawa ,  Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa

发明人： Satoru Kodaira ,  Noboru Itomi ,  Shuji Kawaguchi ,  Takashi Kumagai ,  Junichi Karasawa ,  Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa

IPC分类号： G09G5/00

CPC分类号： G09G3/20 ,  G09G2310/027 ,  G09G2360/18

摘要： An integrated circuit device includes a display memory and a data read control circuit. The data read control circuit controls data reading so that data of pixels corresponding to a plurality of signal lines is read out by N-time reading in one horizontal scan period of a display panel (N is an integer larger than 1). The display memory includes a plurality of sense amplifier cells respectively connected with a plurality of bitlines. L sense amplifier cells (L is an integer larger than 1) respectively connected with the bitlines of L memory cells adjacent in a first direction (wordline direction) in which wordlines extend are disposed along a second direction (bitline direction) in which the bitlines extend.

摘要翻译： 集成电路装置包括显示存储器和数据读取控制电路。 数据读取控制电路控制数据读取，使得通过在显示面板的一个水平扫描周期（N是大于1的整数）中的N次读取来读出与多条信号线相对应的像素的数据。 显示存储器包括分别与多个位线连接的多个读出放大器单元。 分别与字线延伸的第一方向（字线方向）相邻的L个存储单元的位线分别连接的L个读出放大器单元（L是大于1的整数）沿着位线延伸的第二个方向（位线方向） 。

公开(公告)号：US08188545B2

公开(公告)日：2012-05-29

申请号：US11703686

申请日：2007-02-08

申请人： Takayuki Saiki ,  Satoru Ito ,  Masahiko Moriguchi

发明人： Takayuki Saiki ,  Satoru Ito ,  Masahiko Moriguchi

IPC分类号： H01L23/62 ,  H02H9/00 ,  G02B6/26

CPC分类号： H01L27/1214 ,  G02F1/13452 ,  G09G3/3677 ,  G09G3/3688 ,  G09G3/3696 ,  G09G5/02 ,  G09G5/04 ,  G09G2300/0426 ,  G09G2330/04 ,  G09G2360/18 ,  H01L21/84 ,  H01L27/0251 ,  H01L27/12

摘要： A semiconductor integrated circuit includes N pad rows in which pads are respectively arranged, and electrostatic discharge protection elements disposed in a lower layer of the N pad rows and connected with each pad in the N pad rows. The electrostatic discharge protection elements are disposed in a lower layer of regions at least partially including each of the N pads.

摘要翻译： 半导体集成电路包括分别布置有焊盘的N个焊盘行，以及设置在N个焊盘行的下层中并与N个焊盘行中的每个焊盘连接的静电放电保护元件。 静电放电保护元件设置在至少部分地包括每个N个焊盘的区域的下层中。

公开(公告)号：US20070187762A1

公开(公告)日：2007-08-16

申请号：US11703686

申请日：2007-02-08

申请人： Takayuki Saiki ,  Satoru Ito ,  Masahiko Moriguchi

发明人： Takayuki Saiki ,  Satoru Ito ,  Masahiko Moriguchi

IPC分类号： H01L23/62

CPC分类号： H01L27/1214 ,  G02F1/13452 ,  G09G3/3677 ,  G09G3/3688 ,  G09G3/3696 ,  G09G5/02 ,  G09G5/04 ,  G09G2300/0426 ,  G09G2330/04 ,  G09G2360/18 ,  H01L21/84 ,  H01L27/0251 ,  H01L27/12

摘要： A semiconductor integrated circuit includes N pad rows in which pads are respectively arranged, and electrostatic discharge protection elements disposed in a lower layer of the N pad rows and connected with each pad in the N pad rows. The electrostatic discharge protection elements are disposed in a lower layer of regions at least partially including each of the N pads.

摘要翻译： 半导体集成电路包括分别布置有焊盘的N个焊盘行，以及设置在N个焊盘行的下层中并与N个焊盘行中的每个焊盘连接的静电放电保护元件。 静电放电保护元件设置在至少部分地包括每个N个焊盘的区域的下层中。

公开(公告)号：US08547773B2

公开(公告)日：2013-10-01

申请号：US11477714

申请日：2006-06-30

申请人： Takayuki Saiki ,  Satoru Ito ,  Masahiko Moriguchi ,  Takashi Kumagai ,  Hisanobu Ishiyama ,  Takashi Fujise ,  Junichi Karasawa ,  Satoru Kodaira ,  Kazuhiro Maekawa

发明人： Takayuki Saiki ,  Satoru Ito ,  Masahiko Moriguchi ,  Takashi Kumagai ,  Hisanobu Ishiyama ,  Takashi Fujise ,  Junichi Karasawa ,  Satoru Kodaira ,  Kazuhiro Maekawa

IPC分类号： G11C8/00

CPC分类号： G09G3/3674 ,  G09G3/3685

摘要： An integrated circuit device includes at least one data driver block for driving data lines, a plurality of control transistors TC1 and TC2, each of the control transistors being provided corresponding to each output line of the data driver block and controlled by using a common control signal, and a pad arrangement region in which data driver pads P1 and P2 for electrically connecting the data lines and the output lines QL1 and QL2 of the data driver block are disposed. The control transistors TC1 and TC2 are disposed in the pad arrangement region.

摘要翻译： 集成电路装置包括用于驱动数据线的至少一个数据驱动器块，多个控制晶体管TC1和TC2，每个控制晶体管对应于数据驱动器模块的每个输出线提供，并通过使用公共控制信号 以及其中设置用于电连接数据线和数据驱动器块的输出线QL1和QL2的数据驱动器焊盘P1和P2的焊盘布置区域。 控制晶体管TC1和TC2设置在焊盘布置区域中。

公开(公告)号：US07782694B2

公开(公告)日：2010-08-24

申请号：US11477716

申请日：2006-06-30

申请人： Satoru Kodaira ,  Noboru Itomi ,  Shuji Kawaguchi ,  Takashi Kumagai ,  Junichi Karasawa ,  Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa

发明人： Satoru Kodaira ,  Noboru Itomi ,  Shuji Kawaguchi ,  Takashi Kumagai ,  Junichi Karasawa ,  Satoru Ito ,  Masahiko Moriguchi ,  Kazuhiro Maekawa

IPC分类号： G11C7/00

CPC分类号： G09G3/20 ,  G09G2310/027 ,  G09G2360/18

摘要： An integrated circuit device includes a display memory and a data read control circuit. The data read control circuit controls data reading so that data of pixels corresponding to a plurality of signal lines is read out by N-time reading in one horizontal scan period of a display panel (N is an integer larger than 1). The display memory includes a plurality of sense amplifier cells respectively connected with a plurality of bitlines. L sense amplifier cells (L is an integer larger than 1) respectively connected with the bitlines of L memory cells adjacent in a first direction (wordline direction) in which wordlines extend are disposed along a second direction (bitline direction) in which the bitlines extend.

摘要翻译： 集成电路装置包括显示存储器和数据读取控制电路。 数据读取控制电路控制数据读取，使得通过在显示面板的一个水平扫描周期（N是大于1的整数）中的N次读取来读出与多条信号线相对应的像素的数据。 显示存储器包括分别与多个位线连接的多个读出放大器单元。 分别与字线延伸的第一方向（字线方向）相邻的L个存储单元的位线分别连接的L个读出放大器单元（L是大于1的整数）沿着位线延伸的第二个方向（位线方向） 。