公开(公告)号：WO2005029590A1

公开(公告)日：2005-03-31

申请号：PCT/JP2003/011874

申请日：2003-09-18

申请人： 新電元工業株式会社 ,  北口 誠

发明人： 北口 誠

IPC分类号： H01L29/78

CPC分类号： H01L29/0634 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/66681 ,  H01L29/7816

摘要： A lateral short-channel DMOS is formed in the vicinity of the surface of an N -type epitaxial layer, and the surface of the N -type epitaxial layer is almost depleted when a reverse bias is applied. A lateral short-channel DMOS (10A) comprises a P-type well (114)which is formed in the vicinity of the surface of an N -type epitaxial layer (110) and includes a channel forming region (C), an N -type source region (116) formed in the vicinity of the surface of the P-type well (114), and an N -type well (140) formed in the vicinity of the surface of the N -type epitaxial layer (110). The concentration of the N -type well (140) is higher than that of the N -type epitaxial layer (110) and lower than that of an N -type drain region (118). The N -type drain region (118) is formed in the vicinity of the surface of the N -type well (140). Consequently, the lateral short-channel DMOS is excellent in high pressure resistance and current drive characteristics.

摘要翻译： 在N +型外延层的表面附近形成横向短沟道DMOS，并且当施加反向偏压时N +型外延层的表面几乎被耗尽。 横向短沟道DMOS（10A）包括形成在N +型外延层（110）的表面附近的P型阱（114），并且包括沟道形成区域（C）， 形成在P型阱（114）的表面附近的N +型源区（116）和形成在P型阱的表面附近的N +型阱（140） N +型外延层（110）。 N +型阱（140）的浓度高于N +型外延层（110）的浓度，并且低于N +型漏极区域（118）的浓度。 N +型漏区（118）形成在N +型阱（140）的表面附近。 因此，横向短路DMOS具有优异的耐高压性和电流驱动特性。

公开(公告)号：WO02078090A3

公开(公告)日：2003-02-13

申请号：PCT/IB0200931

申请日：2002-03-19

申请人： KONINKL PHILIPS ELECTRONICS NV

发明人： PEAKE STEVEN T

IPC分类号： H01L29/786 ,  H01L21/266 ,  H01L21/336 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L29/417 ,  H01L29/78 ,  H01L29/41

CPC分类号： H01L29/7816 ,  H01L21/266 ,  H01L29/0847 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7824 ,  H01L29/7835

摘要： A field effect transistor structure is formed with a body semiconductor layer (1) having source (3), channel (7), drift region (9) and drain (5). An upper metallisation layer (15,17) is separated from the body by an oxide layer (11). The upper metallisation layer (15,17) has a gate region (15) arranged over the body and a field plate region (17) arranged over the drift region (9). A source contact (39) is connected to both the source (9) and the field plate region (25).

摘要翻译： 场效应晶体管结构形成有具有源极（3），沟道（7），漂移区域（9）和漏极（5）的主体半导体层（1）。 上部金属化层（15,17）通过氧化物层（11）与主体分离。 上金属化层（15,17）具有布置在主体上的栅极区域（15）和布置在漂移区域（9）上方的场板区域（17）。 源极接触（39）连接到源极（9）和场板区域（25）。

公开(公告)号：WO0235600A2

公开(公告)日：2002-05-02

申请号：PCT/EP0112035

申请日：2001-10-17

申请人： INFINEON TECHNOLOGIES AG ,  MUELLER KARLHEINZ ,  WAGNER CAJETAN ,  ROESCHLAU KLAUS

发明人： MUELLER KARLHEINZ ,  WAGNER CAJETAN ,  ROESCHLAU KLAUS

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L21/8234

CPC分类号： H01L29/66681 ,  H01L29/42368 ,  H01L29/66674 ,  H01L29/66689

摘要： The invention relates to a method for producing a DMOS transistor structure. The invention is advantageous in that a protective layer (14) is used to protect the already essentially completed DMOS transistor structure from the negative effects of additional process steps. According to the invention, the DMOS gate electrode is not customarily structured, as in the prior art, by using a single lithography step, rather the structuring of the DMOS gate electrode is split between two lithography steps. In a first lithography step, essentially only the source region (9) of the DMOS transistor structure is opened, whereby the electrode layer still present can be used as a mask for the subsequent production of the body region (8).

摘要翻译： 根据本发明，提供了一种用于制造DMOS晶体管结构的方法。 本发明具有以下优点：使用保护层（14）保护已经基本完成的DMOS晶体管结构免受进一步处理步骤的负面影响。 根据本发明，DMOS栅电极不像现有技术中习惯的那样用单个光刻步骤来图案化，而是将DMOS栅电极的结构分成两个光刻步骤。 在第一光刻步骤中，基本上仅打开DMOS晶体管结构的源极区域（9）。 因此剩余的电极层可以用作随后生产体区（8）的掩模。

公开(公告)号：WO01003201A1

公开(公告)日：2001-01-11

申请号：PCT/EP2000/005956

申请日：2000-06-27

IPC分类号： H01L21/266 ,  H01L21/336 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L29/786

CPC分类号： H01L29/66681 ,  H01L21/266 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/402 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/66674 ,  H01L29/66772 ,  H01L29/7813 ,  H01L29/7824 ,  H01L29/78624

摘要： A lateral thin-film Silicon-On-Insulator (SOI) device includes a semiconductor substrate, a buried insulating layer on the substrate and a lateral transistor device in an SOI layer on the buried insulating layer and having a source region of a first conductivity type formed in a body region of a second conductivity type opposite to that of the first. A lateral drift region of a first conductivity type is provided adjacent the body region, and a drain region of the first conductivity type is provided laterally spaced apart from the body region by the drift region. A gate electrode is provided over a part of the body region in which a channel region is formed during operation and extending over a part of the lateral drift region adjacent the body region, with the gate electrode being at least substantially insulated from the body region and drift region by an insulation region. In order to provide improved breakdown voltage characteristics, a dielectric layer is provided over at least a part of the insulation region and the gate electrode, and a field plate electrode is provided over at least a part of the dielectric layer which is in direct contact with the insulation region, with the field plate electrode being connected to an electrode of the lateral transistor device.

摘要翻译： 横向薄膜绝缘体上硅（SOI）器件包括半导体衬底，衬底上的掩埋绝缘层和掩埋绝缘层上的SOI层中的横向晶体管器件，并具有第一导电类型的源极区 形成在与第一导电类型相反的第二导电类型的体区中。 第一导电类型的横向漂移区域设置在身体区域附近，并且第一导电类型的漏极区域通过漂移区域与身体区域横向间隔设置。 栅极电极设置在主体区域的一部分上，在该区域中，在操作期间形成沟道区域并且延伸超过与身体区域相邻的横向漂移区域的一部分，栅电极至少与身体区域基本绝缘， 漂移区域由绝缘区域。 为了提供改进的击穿电压特性，在绝缘区域和栅极电极的至少一部分上提供电介质层，并且在电介质层的至少一部分上设置场板电极，该电介质层直接与 绝缘区域，其中场板电极连接到横向晶体管器件的电极。

公开(公告)号：WO00035020A1

公开(公告)日：2000-06-15

申请号：PCT/DE1999/003823

申请日：1999-12-01

IPC分类号： H01L21/265 ,  H01L21/266 ,  H01L29/06 ,  H01L29/10 ,  H01L29/167 ,  H01L29/32 ,  H01L29/423 ,  H01L29/78 ,  H01L29/786

CPC分类号： H01L29/7816 ,  H01L21/26513 ,  H01L21/266 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/32 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66681 ,  H01L29/7825

摘要： The invention relates to a lateral high-voltage semiconductor component which is provided with p-conducting and n-conducting layers (13, 14) which extend in a lateral direction. The dose of said layers amounts to 2a x 10 charge carrier cm . Said layers can be provided with a lateral doping concentration profile (a = 0,5 ... 50). The topmost layer is provided with a dose of a x 10 charge carrier cm while the lowest layer has a dose of (a to 2a) x 10 charge carrier cm . Said semiconductor layers (13, 14) can be floating or can be linked with, e.g. a body source region (5, 4).

摘要翻译： 本发明涉及一种侧面高电压半导体器件中，其中提供，在横向方向上延伸的，p型和n型导电层（13，14），所述剂量2A×10 <12>的载体是厘米<-2>，和 可以设置有一个横向掺杂分布（α= 0,5 ... 50）。 顶层包括一剂量×10 <12>的电荷载体厘米<-2>的，而最下层的一剂量（a以上至2a）厘米×10 <12>的载体<-2>了。 这些半导体层（13，14）可以是漂浮或与例如，主体 - 源极区域（5,4）被连接。

公开(公告)号：WO99034449A2

公开(公告)日：1999-07-08

申请号：PCT/IB1998/002060

申请日：1998-12-17

IPC分类号： H01L21/266 ,  H01L21/336 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L29/786

CPC分类号： H01L29/66681 ,  H01L21/266 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/402 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/66674 ,  H01L29/66772 ,  H01L29/7813 ,  H01L29/7824 ,  H01L29/78624

摘要： The present invention is directed to an SOI LDMOS device having improved current handling capability, particularly in the source-follower mode, while maintaining an improved breakdown voltage capability. The improvement in current handling capability is achieved in a first embodiment by introducing an offset region between the source and thin drift regions. The offset region achieves an offset between the onset of the linear doping profile and the thinning of the SOI layer that results in the thin drift region. In a second embodiment a further increase in the current handling capability of an SOI device is achieved by fabricating an oxide layer over the offset region, with the thickness of the oxide layer varying up to about half the thickness of the oxide layer fabricated over the thin drift region.

摘要翻译： 本发明涉及具有改善的电流处理能力的SOI LDMOS器件，特别是在源极跟随器模式中，同时保持改进的击穿电压能力。 在第一实施例中，通过在源极和薄漂移区域之间引入偏移区域来实现电流处理能力的改善。 偏移区域实现线性掺杂分布的开始和导致薄漂移区域的SOI层的薄化之间的偏移。 在第二实施例中，SOI器件的电流处理能力的进一步增加是通过在偏移区域上制造氧化物层来实现的，其中氧化物层的厚度变化到薄膜上制造的氧化物层的厚度的大约一半 漂移区。

公开(公告)号：WO2017125827A1

公开(公告)日：2017-07-27

申请号：PCT/IB2017/050097

申请日：2017-01-10

申请人： SILANNA ASIA PTE LTD

发明人： MOLIN, Stuart B. ,  IMTHURN, George

IPC分类号： H01L29/417 ,  H01L29/78 ,  H01L29/786 ,  H01L29/08 ,  H01L29/40 ,  H01L21/336

CPC分类号： H01L23/552 ,  H01L21/76895 ,  H01L23/528 ,  H01L29/0649 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/45 ,  H01L29/66681 ,  H01L29/66696 ,  H01L29/7816 ,  H01L29/7824 ,  H01L29/78624

摘要： A quasi-lateral diffusion transistor is formed in a semiconductor-on-insulator (SOI) wafer by forming a gate region, a body region, a drift region, and a source region and bonding a handle wafer to the SOI wafer at a first side (e.g., top side) of the SOI wafer; and removing a semiconductor substrate of the SOI wafer, forming a hole in a buried insulator layer of the SOI wafer, and forming a drain region for the transistor at a second side (e.g., bottom side) of the SOI wafer. The body region and the drift region physically contact the buried insulator layer. The drain region is formed in a bottom portion of the drift region exposed by the hole and is laterally offset from the source region. In operation of the quasi-lateral diffusion transistor, a current flow direction through the semiconductor layer is diagonal between the source region and the drain region.

摘要翻译： 通过形成栅极区域，体区域，漂移区域和源极区域并且将操作晶片接合到绝缘体上硅（SOI）晶片，从而形成准横向扩散晶体管 到SOI晶片的第一侧（例如，顶侧）的SOI晶片; 以及去除SOI晶片的半导体衬底，在SOI晶片的掩埋绝缘层中形成孔，以及在SOI晶片的第二侧（例如底侧）形成用于晶体管的漏极区。 体区和漂移区物理接触掩埋绝缘体层。 漏极区形成在由孔暴露的漂移区的底部中，并且从源极区横向偏移。 在准横向扩散晶体管的操作中，穿过半导体层的电流方向在源极区和漏极区之间是对角的。

公开(公告)号：WO2016161842A1

公开(公告)日：2016-10-13

申请号：PCT/CN2016/072853

申请日：2016-01-29

申请人： 无锡华润上华半导体有限公司

发明人： 黄枫 ,  韩广涛 ,  孙贵鹏 ,  林峰 ,  赵龙杰 ,  林华堂 ,  赵兵

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0649 ,  H01L21/76229 ,  H01L29/66681 ,  H01L29/7816

摘要： 提供一种横向扩散金属氧化物半导体场效应管及其制造方法。该方法包括：提供形成有第一N阱（22）、第一P阱（24）以及沟道区浅槽隔离结构（42）的晶圆；在晶圆表面淀积形成高温氧化膜；对高温氧化膜进行光刻和干法刻蚀，并留下一薄层作为刻蚀缓冲层；进行湿法腐蚀，将未被光刻胶覆盖区域的刻蚀缓冲层去除，形成迷你氧化层（52）；进行光刻和离子注入在第一N阱内形成第二N阱（32），以及在第一P阱内形成第二P阱（34）；在晶圆表面形成多晶硅栅（62）和栅氧层；光刻并注入N型离子，形成漏极（72）和源极（74）。

公开(公告)号：WO2016098000A1

公开(公告)日：2016-06-23

申请号：PCT/IB2015/059637

申请日：2015-12-15

申请人： SILANNA ASIA PTE LTD

发明人： IMTHURN, George ,  BALLARD, James ,  MOGHE, Yashodhan

IPC分类号： H01L29/40 ,  H01L29/78

CPC分类号： H01L29/402 ,  G01R19/0092 ,  H01L29/404 ,  H01L29/407 ,  H01L29/66681 ,  H01L29/7817 ,  H01L29/7826 ,  H01L29/7835

摘要： An LDFET is disclosed. A source region is electrically coupled to a source contact. A lightly doped drain (LDD) region has a lower dopant concentration than the source region, and is separated from the source region by a channel. A highly doped drain region forms an electrically conductive path between a drain contact and the LDD region. A gate electrode is located above the channel and separated from the channel by a gate dielectric. A shield plate is located above the gate electrode and the LDD region, and is separated from the LDD region, the gate electrode, and the source contact by a dielectric layer. A control circuit applies a variable voltage to the shield plate that: (1) accumulates a top layer of the LDD region before the transistor is switched on; and (2) depletes the top layer of the LDD region before the transistor is switched off.

摘要翻译： 公开了一种LDFET。 源区域电耦合到源极触点。 轻掺杂漏极（LDD）区域具有比源极区域更低的掺杂剂浓度，并且通过沟道与源极区域分离。 高掺杂漏极区在漏极接触和LDD区之间形成导电路径。 栅极电极位于沟道上方并通过栅极电介质与沟道分离。 屏蔽板位于栅电极和LDD区之上，并通过介电层与LDD区，栅电极和源极接触分离。 控制电路向屏蔽板施加可变电压：（1）在晶体管接通之前累积LDD区的顶层; 和（2）在晶体管截止之前耗尽LDD区的顶层。

公开(公告)号：WO2015195116A9

公开(公告)日：2016-06-23

申请号：PCT/US2014042925

申请日：2014-06-18

申请人： INTEL CORP ,  NIDHI NIDHI ,  JAN CHIA-HONG ,  HAFEZ WALID

发明人： NIDHI NIDHI ,  JAN CHIA-HONG ,  HAFEZ WALID

IPC分类号： H01L29/78 ,  H01L21/335

CPC分类号： H01L29/402 ,  H01L21/26513 ,  H01L23/66 ,  H01L29/1083 ,  H01L29/401 ,  H01L29/404 ,  H01L29/408 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4983 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7835

摘要： Planar and non-planar field effect transistors with extended-drain structures, and techniques to fabricate such structures. In an embodiment, a field plate electrode is disposed over an extended-drain, with a field plate dielectric there between. The field plate is disposed farther from the transistor drain than the transistor gate. In a further embodiment, an extended-drain transistor has source and drain contact metal at approximately twice a pitch, of the field plate and the source and/or drain contact metal. In a further embodiment, an isolation dielectric distinct from the gate dielectric is disposed between the extended-drain and the field plate. In a further embodiment, the field plate may be directly coupled to one or more of the transistor gate electrode or a dummy gate electrode without requiring upper level interconnection. In an embodiment, a deep well implant may be disposed between a lightly-doped extended-drain and a substrate to reduce drain-body junction capacitance and improve transistor performance.

摘要翻译： 具有延伸漏极结构的平面和非平面场效应晶体管以及制造这种结构的技术。 在一个实施例中，场板电极设置在延伸漏极上，其间具有场板电介质。 场板比晶体管栅极远离晶体管漏极放置。 在另一实施例中，延伸漏极晶体管具有栅极板和源极和/或漏极接触金属的大约两倍的间距的源极和漏极接触金属。 在另一个实施例中，不同于栅极电介质的隔离电介质设置在延伸漏极和场板之间。 在另一个实施例中，场板可以直接耦合到一个或多个晶体管栅电极或虚拟栅电极，而不需要上层互连。 在一个实施例中，深阱注入可以设置在轻掺杂扩展漏极和衬底之间，以减少漏极 - 体结结电容并提高晶体管性能。