利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

538 条记录 (耗时 0.026 秒)

    氮化镓半导体器件及其制备方法
    2.
    发明申请
    氮化镓半导体器件及其制备方法 审中-公开

    公开(公告)号：WO2018233659A1

    公开(公告)日：2018-12-27

    申请号：PCT/CN2018/092140

    申请日：2018-06-21

    申请人： 深圳市晶相技术有限公司

    发明人： 刘美华 ,  林信南 ,  刘岩军

    IPC分类号： H01L29/06

    CPC分类号： H01L29/0611 ,  H01L29/0638 ,  H01L29/402 ,  H01L29/42356 ,  H01L29/475 ,  H01L29/66462 ,  H01L29/7783

    摘要： 一种氮化镓半导体器件，包括：氮化镓外延层（810）；设置于所述氮化镓外延层（810）上的氮化硅和等离子体增强正硅酸乙脂复合介质层（820）；设置于所述复合介质层（820）上的源极（831）、漏极（832）和栅极（833），所述源极（831）和所述漏极（832）分别贯穿所述复合介质层（820）与所述氮化镓外延层（810）连接，所述栅极（833）通过位于所述栅极（833）底部下方的栅极介质层（860）与所述氮化镓外延层（810）连接；设置于所述源极（831）、漏极（832）和栅极（833）以及所述复合介质层（820）上的绝缘层（840），以及设置于所述绝缘层（840）上的场板金属层（850）。

    LDMOS FOR HIGH FREQUENCY POWER AMPLIFIERS
    6.
    发明申请
    LDMOS FOR HIGH FREQUENCY POWER AMPLIFIERS 审中-公开
    LDMOS用于高频功率放大器

    公开(公告)号：WO2016040384A1

    公开(公告)日：2016-03-17

    申请号：PCT/US2015/049032

    申请日：2015-09-08

    申请人： COOLSTAR TECHNOLOGY, INC.

    发明人： XU, Shuming ,  DAI, Wenhua

    IPC分类号： H01L29/78

    CPC分类号： H01L29/7835 ,  H01L29/402

    摘要： An LDMOSFET is designed with dual modes. At the high voltage mode, it supports a high breakdown voltage and is biased at a high voltage to get the benefits of high output power, higher output impedance and lower matching loss. At the low voltage mode, it exhibits a reduced knee voltage so that some extra voltage and power can be gained although it is biased at lower voltage. The efficiency is therefore improved as well.

    摘要翻译： LDMOSFET采用双模式设计。 在高电压模式下，它支持高击穿电压，并被偏置在高电压，以获得高输出功率，更高的输出阻抗和更低的匹配损耗的好处。 在低电压模式下，它表现出降低的膝盖电压，使得尽管偏压在较低的电压下可以获得一些额外的电压和功率。 因此，效率也得到提高。

    半導体装置及びその製造方法
    8.
    发明申请
    半導体装置及びその製造方法 审中-公开
    半导体器件及其制造方法

    公开(公告)号：WO2015198950A1

    公开(公告)日：2015-12-30

    申请号：PCT/JP2015/067513

    申请日：2015-06-17

    申请人： 株式会社 東芝

    发明人： 鈴木　真理子 ,  酒井　忠司

    IPC分类号： H01L29/861 ,  H01L21/205 ,  H01L21/28 ,  H01L21/329 ,  H01L29/06 ,  H01L29/16 ,  H01L29/868

    CPC分类号： H01L29/868 ,  H01L21/043 ,  H01L29/08 ,  H01L29/1602 ,  H01L29/402 ,  H01L29/417 ,  H01L29/6603 ,  H01L29/861 ,  H01L29/8613

    摘要： 　実施形態によれば、半導体装置は、ダイヤモンドを含むｎ形半導体層と、第１部分を含む第１電極と、中間層と、ダイヤモンドを含むｐ形半導体層と、を含む。前記中間層は、炭化物、グラファイト、グラフェン及びアモルファスカーボンの少なくともいずれかを含む。前記炭化物は、Ｔｉ、Ｓｉ、Ａｌ、Ｗ、Ｎｉ、Ｃｒ、Ｃａ、Ｌｉ、Ｒｕ、Ｍｏ、Ｚｒ、Ｓｒ、Ｃｏ、Ｒｂ、Ｋ、Ｃｕ及びＮａの少なくともいずれかを含む。前記中間層は、前記第１部分と前記ｎ形半導体層との間に設けられた第１領域と、前記ｎ形半導体層から前記第１電極に向かう方向に対して垂直な平面に投影したときに前記第１領域の周りに設けられ前記第１部分と重ならず前記第１領域と連続した第２領域と、を含む。

    摘要翻译： 根据本发明的实施例，半导体器件包括含金刚石的n型半导体层，含第一部分的第一电极，中间层和含金刚石的p型半导体层。 中间层包含碳化物，石墨，石墨烯和无定形碳中的至少一种。 碳化物含有Ti，Si，Al，W，Ni，Cr，Ca，Li，Ru，Mo，Zr，Sr，Co，Rb，K，Cu和Na中的至少一种。 中间层包括设置在第一部分和n型半导体层之间的第一区域和第二区域，当第一区域被投影到垂直于方向的平坦表面上时，该第二区域设置在第一区域的周边 从n型半导体层朝向第一电极，并且连接到第一区域而不与第一部分重叠。

    EXTENDED-DRAIN STRUCTURES FOR HIGH VOLTAGE FIELD EFFECT TRANSISTORS
    9.
    发明申请
    EXTENDED-DRAIN STRUCTURES FOR HIGH VOLTAGE FIELD EFFECT TRANSISTORS 审中-公开
    用于高电压场效应晶体管的扩展漏极结构

    公开(公告)号：WO2015195116A1

    公开(公告)日：2015-12-23

    申请号：PCT/US2014/042925

    申请日：2014-06-18

    申请人： INTEL CORPORATION ,  NIDHI, Nidhi ,  JAN, Chia-Hong ,  HAFEZ, Walid

    发明人： NIDHI, Nidhi ,  JAN, Chia-Hong ,  HAFEZ, Walid

    IPC分类号： H01L29/78 ,  H01L21/335

    CPC分类号： H01L29/402 ,  H01L21/26513 ,  H01L23/66 ,  H01L29/1083 ,  H01L29/401 ,  H01L29/404 ,  H01L29/408 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4983 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7835

    摘要： Planar and non-planar field effect transistors with extended-drain structures, and techniques to fabricate such structures. In an embodiment, a field plate electrode is disposed over an extended-drain, with a field plate dielectric there between. The field plate is disposed farther from the transistor drain than the transistor gate. In a further embodiment, an extended-drain transistor has source and drain contact metal at approximately twice a pitch, of the field plate and the source and/or drain contact metal. In a further embodiment, an isolation dielectric distinct from the gate dielectric is disposed between the extended-drain and the field plate. In a further embodiment, the field plate may be directly coupled to one or more of the transistor gate electrode or a dummy gate electrode without requiring upper level interconnection. In an embodiment, a deep well implant may be disposed between a lightly-doped extended-drain and a substrate to reduce drain-body junction capacitance and improve transistor performance.

    摘要翻译： 具有延伸漏极结构的平面和非平面场效应晶体管以及制造这种结构的技术。 在一个实施例中，场板电极设置在延伸漏极上，其间具有场板电介质。 场板比晶体管栅极远离晶体管漏极放置。 在另一实施例中，延伸漏极晶体管具有栅极板和源极和/或漏极接触金属的大约两倍的间距的源极和漏极接触金属。 在另一个实施例中，不同于栅极电介质的隔离电介质设置在延伸漏极和场板之间。 在另一个实施例中，场板可以直接耦合到一个或多个晶体管栅电极或虚拟栅电极，而不需要上层互连。 在一个实施例中，深阱注入可以设置在轻掺杂扩展漏极和衬底之间，以减少漏极 - 体结结电容并提高晶体管性能。