公开(公告)号：WO2017214627A1

公开(公告)日：2017-12-14

申请号：PCT/US2017/037050

申请日：2017-06-12

Applicant: MAXPOWER SEMICONDUCTOR, INC.

Inventor： ZENG, Jun ,  DARWISH, Mohamed

IPC: H01L29/772 ,  H01L29/423 ,  H01L29/49 ,  H01L21/324

CPC classification number: H01L29/1608 ,  H01L21/049 ,  H01L29/0623 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/423 ,  H01L29/49 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/772 ,  H01L29/7813 ,  H01L29/8725

Abstract: A silicon carbide (or comparable) trench transistor in which gate dielectric anneal, in an oxynitriding atmosphere, is performed after all other high-temperature steps have already been done.

Abstract translation: 在所有其他高温步骤已经完成之后，在氮氧化气氛中进行栅极电介质退火的碳化硅（或类似的）沟槽晶体管。

公开(公告)号：WO2017058776A1

公开(公告)日：2017-04-06

申请号：PCT/US2016/053934

申请日：2016-09-27

Applicant: D3 SEMICONDUCTOR LLC

Inventor： HARRINGTON, Thomas, E. ,  SPOHNHEIMER, John, V. ,  QU, Zhijun

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/7395 ,  H01L29/8611

Abstract: A vertical power switching device, such as a vertical superjunction metal-oxide- semiconductor field-effect-transistor (MOSFET), in which termination structures in the corners of the integrated circuit are stretched to efficiently shape the lateral electric field. Termination structures in the device include such features as doped regions, field plates, insulator films, and high-voltage conductive regions and elements at the applied substrate voltage. Edges of these termination structures are shaped and placed according to a 2nd-order smooth, non-circular analytic function so as to extend deeper into the die corner from the core region of the device than a constant-distance path. Also disclosed are electrically floating guard rings in the termination region, to inhibit triggering of parasitic p-n-p-n structures.

Abstract translation: 垂直功率开关器件，例如垂直超结金属氧化物半导体场效应晶体管（MOSFET），其中集成电路的拐角中的端接结构被拉伸以有效地形成横向电场。 器件中的端接结构包括诸如掺杂区域，场板，绝缘体膜以及在施加的衬底电压下的高压导电区域和元件的特征。 这些端接结构的边缘根据二阶平滑，非圆形分析功能成形和放置，以便从设置的芯部区域比恒定距离路径更深地延伸到模具角。 还公开了终端区域中的电浮动保护环，以抑制寄生p-n-p-n结构的触发。

公开(公告)号：WO2017014082A1

公开(公告)日：2017-01-26

申请号：PCT/JP2016/070356

申请日：2016-07-05

Applicant: MITSUBISHI ELECTRIC CORPORATION

Inventor： TEO, Koon Hoo ,  ZHANG, Yuhao

IPC: H01L29/778 ,  H01L29/417 ,  H01L29/423 ,  H01L29/40 ,  H01L29/08 ,  H01L29/20

CPC classification number: H01L29/7789 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66431 ,  H01L29/778 ,  H01L29/7781 ,  H01L29/7782 ,  H01L29/7783 ,  H01L29/7788

Abstract: A semiconductor device includes a layered structure forming multiple carrier channels extending in parallel at different depths of the semiconductor device and a gate electrode having multiple gate fingers of different lengths penetrating the layered structure to reach and control corresponding carrier channels at the different depths. The semiconductor device also includes a carrier electrode having multiple carrier fingers of different lengths penetrating the layered structure to access the corresponding carrier channels. The carrier fingers are interdigitated with the gate fingers.

Abstract translation: 半导体器件包括形成在半导体器件的不同深度处并行延伸的多个载流子通道的层状结构，以及具有穿过分层结构的不同长度的多个栅极指状物的栅电极，以在不同深度处达到并控制相应的载流子通道。 半导体器件还包括具有不同长度的多个载体指状物的载体电极，穿过层状结构以接近相应的载体通道。 载体指状物与门指相交。

公开(公告)号：WO2016114138A1

公开(公告)日：2016-07-21

申请号：PCT/JP2016/000155

申请日：2016-01-14

Applicant: 富士電機株式会社

Inventor： 掛布　光泰

IPC: H01L29/861 ,  H01L29/06 ,  H01L29/868

CPC classification number: H01L29/861 ,  H01L21/26513 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/404 ,  H01L29/8611

Abstract: 　ダイオード素子の逆回復耐量の向上を更に図る。第１導電型のドリフト層（１）と、ドリフト層（１）の上部に設けられた第２導電型のアノード領域（３）と、アノード領域（３）を取り囲む位置にアノード領域（３）と接して設けられた第２導電型の引き抜き領域（４）と、ドリフト層（１）の上部において、引き抜き領域（４）を取り囲む位置に引き抜き領域（４）から離間して設けられた第２導電型のフィールドリミッティングリング領域（６ ｊ ）と、を備え、引き抜き領域（４）は、アノード領域（３）及びフィールドリミッティングリング領域（６ ｊ ）よりも深く構成されている。

Abstract translation: 为了进一步提高二极管元件的反向恢复电阻。 本发明提供有：第一导电类型的漂移层（1） 设置在漂移层（1）上的第二导电类型的阳极区域（3）; 在所述阳极区域（3）周围的位置与所述阳极区域（3）接触地设置所述第二导电类型的拉出区域（4）。 以及设置在所述漂移层（1）上以在围绕所述拉出区域（4）的位置处与所述拉出区域（4）分开的所述第二导电类型的场限制环区域（6j） ）。 拉出区域（4）被配置为比阳极区域（3）和场限制环区域（6j）更深。

公开(公告)号：WO2016041321A1

公开(公告)日：2016-03-24

申请号：PCT/CN2015/072945

申请日：2015-02-12

Applicant: 苏州捷芯威半导体有限公司

Inventor： 裴轶

IPC: H01L29/778

CPC classification number: H01L29/7786 ,  H01L29/0607 ,  H01L29/0611 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/47 ,  H01L29/66462

Abstract: 一种高电子迁移率晶体管，包括衬底（11），位于所述衬底（11）上的沟道层（12），位于所述沟道层上的势垒层（13），位于所述势垒层上的源极（14）、漏极（15）、以及位于源极和漏极之间的肖特基栅极（16），以及位于所述势垒层上肖特基栅极和漏极之间的至少一个半导体场限环（17）。能够调节势垒层与沟道层界面的二维电子气浓度，有效改善电场在栅极边缘的集中效应，提高高电子迁移率晶体管的击穿电压。

公开(公告)号：WO2016027721A1

公开(公告)日：2016-02-25

申请号：PCT/JP2015/072651

申请日：2015-08-10

Applicant: 富士電機株式会社

Inventor： 小林　勇介 ,  小野澤　勇一 ,  武井　学 ,  中川　明夫

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/42364 ,  H01L29/66348 ,  H01L29/78

Abstract: 　ｎ - 型ドリフト層（１）に設けられ、内部に第１ゲート絶縁膜（３ａ）を介して第１ゲート電極（４ａ）が設けられた、隣り合うトレンチ（２）間のメサ領域には、トレンチ（２）によって互いに分離されたｐ型ベース領域（５）および、表面が第２ゲート絶縁膜（３ｂ）を介して第２ゲート電極（４ｂ）によって部分的に覆われたフローティングｐ + 型領域（１０）が設けられている。エミッタ電極（９）は、ｐ型ベース領域（５）およびｎ + 型エミッタ領域（６）に接し、フローティングｐ + 型領域（１０）の、第２ゲート電極（４ｂ）に覆われていない部分と、第１，２ゲート電極（４ａ，４ｂ）とを覆う層間絶縁膜（９）によって第１，２ゲート電極（４ａ，４ｂ）およびフローティングｐ + 型領域（１０）と電気的に絶縁されている。このようにすることで、ゲート抵抗ＲｇによるターンオンｄＶ／ｄｔ制御性を改善することができる。

Abstract translation: 相邻的沟槽（2）之间的Mesa区域中的每一个都形成在n型漂移层（1）内，并且内部设置有第一栅极电极（4a），第一栅极绝缘膜（3a）插在其间， 设置有通过沟槽（2）彼此分离的p型基极区域（5）和浮动p +型区域（10），所述浮动p +型区域（10）具有部分地 由第二栅电极（4b）覆盖，第二栅绝缘膜（3b）插入其间。 发射电极（9）与p型基极区（5）和n +型发射极区（6）接触，并与第一和第二栅电极（4a，4b）和浮置p + 由不被第二栅电极（4b）覆盖的浮动p +型区域（10）的一部分和覆盖第一和第二栅电极（4a，4b）的层间绝缘膜（9） 。 因此，能够提高通过栅极电阻Rg的导通dV / dt的可控性。

公开(公告)号：WO2015194590A1

公开(公告)日：2015-12-23

申请号：PCT/JP2015/067468

申请日：2015-06-17

Applicant: 富士電機株式会社

Inventor： 小川　恵理 ,  吉村　尚

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/868

CPC classification number: H01L29/7391 ,  H01L21/02225 ,  H01L21/02255 ,  H01L21/02282 ,  H01L21/2636 ,  H01L21/28158 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/404 ,  H01L29/517 ,  H01L29/66128 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/8611 ,  H01L29/868

Abstract: 　ｐｉｎダイオードにおいて、低濃度アノード層および局所ライフタイム制御等を用いたソフトリカバリー手段の他に、新たなソフトリカバリーの手段を提供する。第１導電型の半導体基板に設けられた第１導電型のドリフト層と、ドリフト層の表面側に設けられた第２導電型の表面側領域と、表面側領域の表面側に設けられ、厚さが自然酸化膜よりも薄い絶縁膜層と、絶縁膜層の表面側に設けられた金属層とを備える半導体装置を提供する。

Abstract translation: 提供了一种新的软恢复装置，除了在PIN二极管中使用低浓度阳极层的软恢复装置，本地寿命控制等。 本发明提供一种半导体装置，具备：设置在第一导电型半导体基板中的第一导电型漂移层， 设置在漂移层的表面侧的第二导电型表面侧区域; 绝缘膜层，设置在表面侧区域的表面侧，其厚度比天然氧化膜薄; 以及设置在绝缘膜层的表面侧的金属层。

公开(公告)号：WO2015114747A1

公开(公告)日：2015-08-06

申请号：PCT/JP2014/051909

申请日：2014-01-29

Applicant: 三菱電機株式会社

Inventor： 中村　勝光

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7823

Abstract: 　半導体基板（ＳＢ）はドリフト領域（１）およびコレクタ領域（３）を含む。ドリフト領域（１）は、アクティブエリア（ＡＲ１）とインタフェースエリア（ＡＲ２）とエッジターミネーションエリア（ＡＲ３）とに跨って設けられる。コレクタ領域（３）は、アクティブエリア（ＡＲ１）にのみ設けられ、第２の面（Ｓ２）を部分的に成す。エミッタ電極（１３ａ）は、アクティブエリア（ＡＲ１）に設けられ、半導体基板（ＳＢ）の第１の面（Ｓ１）に接する。コレクタ電極（４）は、半導体基板（ＳＢ）の第２の面（Ｓ２）に設けられ、コレクタ領域（３）に接する。

Abstract translation: 半导体衬底（SB）具有漂移区（1）和集电区（3）。 漂移区域（1）跨越有效区域（AR1），接口区域（AR2）和边缘终止区域（AR3）设置。 集电极区域（3）仅设置在有源区域（AR1）中并形成第二表面（S2）的一部分。 发射电极（13a）设置在有源区（AR1）中，并接触半导体衬底（SB）的第一表面（S1）。 集电极（4）设置在半导体衬底（SB）的第二表面（S2）上并与集电区（3）接触。

公开(公告)号：WO2015074866A1

公开(公告)日：2015-05-28

申请号：PCT/EP2014/073724

申请日：2014-11-04

Applicant: AMS AG

Inventor： KNAIPP, Martin

IPC: H01L29/808 ,  H01L29/10 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40

CPC classification number: H01L29/808 ,  H01L21/2253 ,  H01L21/266 ,  H01L29/063 ,  H01L29/0692 ,  H01L29/0843 ,  H01L29/1066 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/66901

Abstract: Thesemiconductor drift devicecomprises a deep well of a first type of electrical conductivity (1) provided for a drift region in asubstrateof semiconductor material, a drain region (6) of the first type of conductivity at the surface of the substrate, a plurality of source regions (5) of the first type of conductivity in shallow wells of the first type of conductivity (3) at the periphery of the deep well of the first type(1), and a deep well or a plurality of deep wells of an oppositesecond type of electrical conductivity (2) provided for a plurality of gate regions at the periphery of the deep well of the first type(1). The gate regions are formed by shallow wells of the second type of electrical conductivity(4), which are arranged in the deep well of the second type (2) between the shallow wells of the first type(3). Significant figure: Figure

Abstract translation: 该半导体漂移装置提供了一种第一类型的导电性（1）的深井，其设置在半导体材料的衬底中的漂移区域，衬底表面处的第一类导电性的漏极区域（6），多个源极区域 在第一类型（1）的深井的周边处的第一类导电性（3）的浅井中的第一类电导率的第一类型（5）和相对于第二类型的深井或多个深井 的导电性（2）设置在第一类型（1）的深井的周边处的多个栅极区域。 栅区由第二类导电体（4）的浅阱形成，它们布置在第一类型（3）的浅阱之间的第二类型（2）的深阱中。 重要数字：图

公开(公告)号：WO2014206189A1

公开(公告)日：2014-12-31

申请号：PCT/CN2014/079250

申请日：2014-06-05

Applicant: 无锡华润上华半导体有限公司

Inventor： 张硕 ,  芮强 ,  王根毅 ,  邓小社

IPC: H01L29/73 ,  H01L21/02

CPC classification number: H01L29/7395 ,  H01L21/02164 ,  H01L21/26513 ,  H01L21/28035 ,  H01L21/2855 ,  H01L21/31116 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/0834 ,  H01L29/402 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/42364 ,  H01L29/4916 ,  H01L29/66333

Abstract: 一种场截止型反向导通绝缘栅双极型晶体管及其制造方法，包括终端结构（200）和有源区（100），场截止型反向导通绝缘栅双极型晶体管的衬底为N型衬底，衬底的背面设有N型的电场终止层（1），电场终止层背离衬底的一面设有背面P型结构（10），背面P型结构的表面设有背面金属层（12）；有源区（100）内形成有多个从背面金属层（12）贯穿背面P型结构（10）至电场终止层（1）内的槽口（11），背面金属层（12）的金属填充入槽口（11）中形成伸入电场终止层（1）的金属结构。