公开(公告)号：WO2018000478A1

公开(公告)日：2018-01-04

申请号：PCT/CN2016/090591

申请日：2016-07-20

申请人： 深圳市华星光电技术有限公司

发明人： 张卜芳 ,  李松杉

IPC分类号： H01L21/336 ,  H01L21/77 ,  H01L27/12

CPC分类号： H01L27/1281 ,  H01L21/26513 ,  H01L21/266 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1274 ,  H01L27/1288 ,  H01L27/1296 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78675

摘要： 一种薄膜晶体管的制造方法及阵列基板的制造方法，利用光阻限定非晶硅层（22）所要掺杂的区域，使得结晶发生在源极接触区和漏极接触区，结晶方向为从源极接触区和漏极接触区朝向沟道区，从而尽量实现定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。

公开(公告)号：WO2017156808A1

公开(公告)日：2017-09-21

申请号：PCT/CN2016/078761

申请日：2016-04-08

申请人： 深圳市华星光电技术有限公司

发明人： 卢马才

IPC分类号： G02F1/1368 ,  H01L21/266 ,  H01L21/265

CPC分类号： H01L29/66757 ,  G02F1/1368 ,  G02F2001/13685 ,  G02F2202/104 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02667 ,  H01L21/0273 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/32139 ,  H01L27/1222 ,  H01L27/1248 ,  H01L27/1274 ,  H01L27/1288 ,  H01L29/167 ,  H01L29/4908 ,  H01L29/78621 ,  H01L29/78675

摘要： 一种薄膜晶体管的制作方法，包括：提供衬底基板（21）；沉积缓冲层，并对缓冲层进行图形化处理；依次沉积绝缘层（23）以及第一金属层（24）；在第一金属层（24）上涂布光阻；对第一金属层（24）进行金属刻蚀；对光阻（25）进行灰化处理；对低掺杂区（242）的第一金属层（24）进行金属刻蚀；对有源区（22）进行离子注入；对光阻（25）进行去除操作。

公开(公告)号：WO2017115633A1

公开(公告)日：2017-07-06

申请号：PCT/JP2016/086611

申请日：2016-12-08

申请人： 帝人株式会社

发明人： 添田　淳史 ,  池田　吉紀

IPC分类号： G03F7/004 ,  G03F7/075 ,  G03F7/09 ,  G03F7/20 ,  G03F7/40 ,  H01L21/265 ,  H01L21/266

CPC分类号： G03F7/004 ,  G03F7/075 ,  G03F7/09 ,  G03F7/20 ,  G03F7/40 ,  H01L21/265 ,  H01L21/266

摘要： 高温耐熱性かつ導電性を有し、半導体基材に対して金属不純物を生じる懸念がなく、パターン形成が可能で、かつ低コストで高温のイオン注入プロセスに適用できる、感光性樹脂組成物及びそのような組成物を用いる半導体デバイスの製造方法を提供する。　本発明の感光性樹脂組成物は、感光性樹脂、並びに導電性材料及び／又は半導体材料の粒子を含有している。また、半導体デバイスを製造する本発明の方法は、本発明の感光性樹脂組成物の膜のパターン（１１）を、半導体層又は基材（２）上に形成する工程、感光性樹脂組成物の膜のパターンを焼成して、イオン注入用マスク（１３）を形成する工程、イオン注入用マスクのパターン開口部（１２）を通して、半導体層又は基材（２）にイオンを注入する工程、及びイオン注入用マスク（１３）を除去する工程を含む。

摘要翻译：

具有耐高温，导电的，也不用担心导致金属杂质的半导体衬底，可以形成图案，并且可以以低成本被施加到高温离子注入工艺 ，一种光敏树脂组合物和使用这种组合物制造半导体器件的方法。 本发明的光敏树脂组合物含有光敏树脂，导电材料和/或半导体材料的颗粒。 此外，用于制造半导体器件的本发明的方法包括在半导体层或衬底（2）上形成本发明的光敏树脂组合物的膜的图案（11）的步骤， 烧制膜的图案以形成离子注入掩模（13）的步骤，通过离子注入掩模的图案开口部分（12）将离子注入到半导体层或基板（2）中的步骤， 并移除植入掩模（13）。

公开(公告)号：WO2017044467A1

公开(公告)日：2017-03-16

申请号：PCT/US2016/050515

申请日：2016-09-07

申请人： MACOM TECHNOLOGY SOLUTIONS HOLDINGS, INC.

发明人： ROBERTS, John, Claassen ,  LINTHICUM, Kevin, J. ,  HANSON, Allen, W. ,  COOK, James, W., Jr.

IPC分类号： H01L31/00 ,  H01L21/28 ,  H01L31/0248

CPC分类号： H01L29/0638 ,  H01L21/26506 ,  H01L21/266 ,  H01L29/0623 ,  H01L29/2003 ,  H01L29/32 ,  H01L29/41758 ,  H01L29/7783 ,  H01L29/7787

摘要： Ill-nitride materials are generally described herein, including material structures comprising III-nitride material regions and silicon-containing substrates. Certain embodiments are related to gallium nitride materials and material structures comprising gallium nitride material regions and silicon-containing substrates.

摘要翻译： 这里通常描述了氮化钛材料，包括包含III族氮化物材料区域和含硅衬底的材料结构。 某些实施例涉及氮化镓材料和包含氮化镓材料区域和含硅衬底的材料结构。

公开(公告)号：WO2016102605A1

公开(公告)日：2016-06-30

申请号：PCT/EP2015/081057

申请日：2015-12-22

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： LANDIS, Stéphan ,  POSSEME, Nicolas ,  BARNOLA, Sébastien ,  DAVID, Thibaut ,  NOURI, Lamia

IPC分类号： H01L21/306 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/311 ,  H01L31/0236 ,  H01L33/00 ,  G03F7/00 ,  B81C1/00

CPC分类号： H01L21/266 ,  B81C1/00103 ,  B81C1/0046 ,  B81C1/00587 ,  B81C2201/0136 ,  B81C2201/0153 ,  B82Y10/00 ,  B82Y40/00 ,  C23C14/042 ,  C23C14/48 ,  G03F7/0002 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/31144 ,  H01L31/02363 ,  H01L31/0392 ,  H01L31/1852 ,  H01L33/007 ,  H01L33/20 ,  H01L33/22 ,  Y02E10/50

摘要： L'invention porte notamment sur un procédé de réalisation de motifs ultérieurs dans une couche sous-jacente (120), le procédé comprenant au moins une étape de réalisation de motifs antérieurs dans une couche imprimable (110) surmontant la couche sous-jacente (120), la réalisation des motifs antérieurs comprenant une impression nanométrique de la couche imprimable (110) et laissent en place une couche continue formée par la couche imprimable (110) et recouvrant la couche sous- jacente (120), caractérisé en ce qu'il comprend l'étape suivante: au moins une étape de modification de la couche sous-jacente (120) par implantation (421 ) d'ions au sein de la couche sous-jacente (120), l'implantation (421 ) étant réalisée au travers de la couche imprimable (110) comprenant les motifs ultérieurs, les paramètres de l'implantation (421) étant choisis de manière à former dans la couche sous-jacente (120) des zones (122) implantées et des zones non implantées, les zones non implantées définissant les motifs ultérieurs et présentant une géométrie qui est fonction des motifs antérieurs.

摘要翻译：

本发明特别涉及一种方法 对下层（120）中的后续图案进行图案化，对污染层进行净化的过程 包括至少一个在覆盖下层（120）的可印刷层（110）中制作先前图案的步骤，先制图案包括纳米级 （110）并留下由可印刷层（110）形成并覆盖下层（120）的连续层，其特征在于： 其中它包括以下步骤：至少一个通过在下层（120）内注入（421）离子来修改下层（120）的步骤， 通过包括后续图案的可印刷层（110）执行植入（421），植入（421）的参数被选择为使得 ; 在下层（120）中形成注入区域（122）和非注入区域，未注入区域限定后续图案并呈现几何形状 这是以前动机的功能。

公开(公告)号：WO2016090689A1

公开(公告)日：2016-06-16

申请号：PCT/CN2014/095383

申请日：2014-12-29

申请人： 深圳市华星光电技术有限公司

发明人： 薛景峰 ,  张鑫 ,  陈归

IPC分类号： H01L29/786

CPC分类号： G03F7/70058 ,  G02F1/1368 ,  G02F2202/104 ,  H01L21/0274 ,  H01L21/223 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/67011 ,  H01L27/1222 ,  H01L27/127 ,  H01L27/1285 ,  H01L27/1288 ,  H01L29/66492 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/786 ,  H01L29/78621 ,  H01L29/78675

摘要： 提供了一种阵列基板（24）的掺杂方法及制造设备，其方法包括：采用半调掩膜（22）在基板（25）的栅极绝缘层（27）上形成光阻图案层（29），其中，基板（25）上设有多晶硅图案层（26），栅极绝缘层（27）覆盖多晶硅图案层（26），光阻图案层（29）对应多晶硅图案层（26）的待重掺杂区域（262）形成镂空部（292），对应待轻掺杂区域（261）形成第一光阻部（291），对应不掺杂区域（260）形成第二光阻部（290），并且，第一光阻部（291）比第二光阻部（290）薄；对多晶硅图案层（26）进行一次掺杂，以一次形成该多晶硅图案层（26）的重掺杂区域（262）和轻掺杂区域（261）。通过上述方式，能够通过一次掺杂形成多晶硅图案层（26）的重掺杂区域（262）和轻掺杂区域（261），减少了LTPS阵列基板（24）的生产工艺。

公开(公告)号：WO2016042330A1

公开(公告)日：2016-03-24

申请号：PCT/GB2015/052689

申请日：2015-09-17

申请人： ANVIL SEMICONDUCTORS LIMITED

发明人： WARD, Peter ,  LOPHITIS, Neophytos ,  TRAJKOVIC, Tanya ,  UDREA, Florin

IPC分类号： H01L29/861 ,  H01L29/872 ,  H01L29/10 ,  H01L29/06 ,  H01L29/40 ,  H01L29/24 ,  H01L29/20 ,  H01L29/16 ,  H01L29/267 ,  H01L29/08

CPC分类号： H01L29/0619 ,  H01L21/266 ,  H01L29/0649 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/36 ,  H01L29/402 ,  H01L29/47 ,  H01L29/475 ,  H01L29/7395 ,  H01L29/778 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/868 ,  H01L29/872

摘要： We disclose a high voltage semiconductor device comprising a semiconductor substrate of a second conductivity type; a semiconductor drift region of the second conductivity type disposed over the semiconductor substrate, the semiconductor substrate region having higher doping concentration than the drift region; a semiconductor region of a first conductivity type, opposite to the second conductivity type, formed on the surface of the device and within the semiconductor drift region, the semiconductor region having higher doping concentration than the drift region; and a lateral extension of the first conductivity type extending laterally from the semiconductor region into the drift region, the lateral extension being spaced from a surface of the device.

摘要翻译： 我们公开了包括第二导电类型的半导体衬底的高电压半导体器件; 设置在所述半导体衬底上的所述第二导电类型的半导体漂移区，所述半导体衬底区域具有比所述漂移区更高的掺杂浓度; 形成在所述器件的表面上并且在所述半导体漂移区域内的与所述第二导电类型相反的第一导电类型的半导体区域，所述半导体区域具有比所述漂移区域更高的掺杂浓度; 以及从所述半导体区域横向延伸到所述漂移区域中的所述第一导电类型的横向延伸部，所述横向延伸部与所述装置的表面间隔开。

公开(公告)号：WO2016039071A1

公开(公告)日：2016-03-17

申请号：PCT/JP2015/072909

申请日：2015-08-13

申请人： 富士電機株式会社

发明人： 木下　明将 ,  星　保幸 ,  原田　祐一 ,  大西　泰彦

IPC分类号： H01L29/78 ,  H01L21/266 ,  H01L21/322 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/7802 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/0475 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/221 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/304 ,  H01L29/0684 ,  H01L29/0865 ,  H01L29/1079 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/41741 ,  H01L29/66068 ,  H01L29/66712

摘要： 　半導体装置は、Ｎ型炭化珪素基板（１）のおもて面側にＮ型炭化珪素層（２）、Ｐ型領域（３）、Ｎ型ソース領域（４）、Ｐ型コンタクト領域（５）、ゲート絶縁膜（６）、ゲート電極（７）及びソース電極（８）を有する。半導体装置は、Ｎ型炭化珪素基板（１）の裏面にドレイン電極（９）を有する。半導体装置は、少なくともＮ型炭化珪素層（２）とＰ型領域（３）の底面との界面全体に、ライフタイムキラーを注入したライフタイムキラー導入領域（１０）を有する。ライフタイムキラーは、Ｎ型炭化珪素基板（１）のおもて面側に素子の表面構造を作製した後、ドレイン電極（９）を設ける前に、Ｎ型炭化珪素基板（１）の裏面側からヘリウムまたはプロトンを注入することによって、Ｎ型炭化珪素層（２）とＰ型領域（３）の底面との界面全体に導入される。このようにすることで、半導体装置に内蔵されているＰＮダイオードの逆回復損失を低減することができる。

摘要翻译： 该半导体装置在N型碳化硅基板（1）的正面侧具有N型碳化硅层（2），P型区域（3），N型源极区域（4） ），P型接触区域（5），栅极绝缘膜（6），栅极电极（7）和源电极（8）。 半导体器件在N型碳化硅衬底（1）的后表面上具有漏电极（9）。 半导体器件至少在N型碳化硅层（2）和P型区域（3）的底表面之间的整个界面上具有寿命终止激子引入区域（10） 在其中引入终身杀手。 通过从N型碳化硅的后表面侧注入氦或质子，将寿命凶手引入N型碳化硅层（2）和P型区域（3）的底面之间的整个界面 在制造在N型碳化硅衬底（1）的前表面侧上的元件的表面结构之后，在提供漏电极（9）之前，提供衬底（1）。 因此，可以减少集成在半导体器件中的PN二极管的反向恢复损耗。

公开(公告)号：WO2015170465A1

公开(公告)日：2015-11-12

申请号：PCT/JP2015/002287

申请日：2015-04-28

申请人： CANON KABUSHIKI KAISHA

发明人： KATO, Jun ,  KAWASAKI, Youji ,  YONEZAWA, Shiori ,  ITO, Toshiki

IPC分类号： H01L21/027 ,  B29C59/02 ,  C08F2/50 ,  H01L21/3065

CPC分类号： C08F222/1006 ,  C08F2/50 ,  C08F220/10 ,  C08F222/10 ,  C08F2222/1026 ,  G03F7/0002 ,  G03F7/027 ,  G03F7/029 ,  G03F7/031 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/266 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/4846 ,  H05K3/0017 ,  H05K3/061 ,  H05K2203/092

摘要： To provide a curable composition for nanoimprinting that can form a cured product that has a sufficiently cured surface and is less prone to a pattern collapse defect even when the curable composition is cured by a photo-nanoimprint method at a low exposure dose. To provide a nanoimprint method for forming such a cured product. To provide a cured product that is less prone to a pattern collapse defect even when cured at a low exposure dose, a method for producing such a cured product, a method for manufacturing an optical component, a method for manufacturing a circuit board, and a method for manufacturing an electronic component. A curable composition that satisfies the formula (1) in a cured state: Er 1 /Er 2 ≧ 1.10 (1) wherein Er 1 denotes the surface reduced modulus (GPa) of a cured product of the curable composition, and Er 2 denotes the internal reduced modulus (GPa) of the cured product.

摘要翻译： 为了提供可以形成具有充分固化的表面的固化产物并且即使当以低曝光剂量通过光 - 纳米压印法固化可固化组合物时也不易发生图案瑕疵缺陷的可固化组合物。 提供用于形成这种固化产物的纳米压印方法。 为了提供即使在低曝光剂量下固化也不容易发生图案塌陷缺陷的固化物，这种固化物的制造方法，光学部件的制造方法，电路基板的制造方法以及 电子部件的制造方法。 在固化状态下满足式（1）的可固化组合物：Er1 /Er2≥1.10（1）其中Er1表示可固化组合物的固化产物的表面减少模量（GPa），Er2表示内部还原模量 GPa）。

公开(公告)号：WO2015164853A1

公开(公告)日：2015-10-29

申请号：PCT/US2015/027699

申请日：2015-04-27

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

发明人： PENDHARKAR, Sameer, P. ,  HU, Binghau ,  EDWARDS, Henry, Litzmann

IPC分类号： H01L21/337 ,  H01L29/26

CPC分类号： H01L29/0623 ,  H01L21/02164 ,  H01L21/2253 ,  H01L21/26513 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/324 ,  H01L21/74 ,  H01L29/0646 ,  H01L29/167 ,  H01L29/456

摘要： In described examples, a semiconductor device (100) has an n-type buried layer (108) formed by implanting antimony and/or arsenic into a p-type first epitaxial layer (104) at a high dose and low energy, and implanting phosphorus at a low dose and high energy. A thermal drive process diffuses and activates both the heavy dopants and the phosphorus. The antimony and arsenic do not diffuse significantly, maintaining a narrow profile for a main layer (114) of the buried layer (108). The phosphorus diffuses to provide a lightly-doped layer (120) several microns thick below the main layer (114). An epitaxial p-type layer (106) is grown over the buried layer (108).

摘要翻译： 在所述实施例中，半导体器件（100）具有通过以高剂量和低能量将锑和/或砷注入p型第一外延层（104）而形成的n型掩埋层（108），并且注入磷 在低剂量和高能量下。 热驱动过程扩散并激活重掺杂物和磷。 锑和砷不会显着扩散，保持掩埋层（108）的主层（114）的狭窄轮廓。 磷扩散以提供在主层（114）下面几微米厚的轻掺杂层（120）。 在掩埋层（108）上生长外延P型层（106）。