公开(公告)号：WO2015174380A1

公开(公告)日：2015-11-19

申请号：PCT/JP2015/063520

申请日：2015-05-11

申请人： ローム株式会社

发明人： 明田　正俊 ,  三浦　義勝

IPC分类号： H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47

CPC分类号： H01L29/8725 ,  H01L21/02529 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/872

摘要： 本発明の半導体装置は、第１導電型のＳｉＣからなる半導体層(6)と、前記半導体層に形成された複数のトレンチ(8)と、各前記トレンチの内面に沿って形成された第２導電型コラム領域(12)と、隣り合う前記第２導電型コラム領域の間に配置された第１導電型コラム領域(13)と、前記トレンチに埋め込まれた絶縁膜(14)とを含み、スーパージャンクション構造によって、耐圧を向上させることができる。第１導電型コラム領域(13)の表面部の電界強度を緩和するための電界緩和部(16)をさらに含むこともできる。

摘要翻译： 该半导体装置包括：由第一导电型SiC形成的半导体层（6） 多个沟槽（8），形成在所述半导体层中; 沿着沟槽的内表面形成的第二导电型列区域（12）; 设置在相邻的第二导电型列区域之间的第一导电型列区域（13）; 以及嵌入在沟槽中的绝缘膜（14）。 该半导体器件能够通过超级结结构来改善耐受电压。 半导体器件还可以包括用于衰减第一导电型列区域（13）的表面部分的电场强度的电场衰减部分（16）。

公开(公告)号：WO2015076166A1

公开(公告)日：2015-05-28

申请号：PCT/JP2014/079996

申请日：2014-11-12

申请人： 富士電機株式会社

发明人： 大瀬　直之 ,  今井　文一 ,  中嶋　経宏 ,  福田　憲司 ,  原田　信介 ,  岡本　光央

IPC分类号： H01L21/28 ,  H01L21/265 ,  H01L21/329 ,  H01L29/47 ,  H01L29/872

CPC分类号： H01L29/8725 ,  H01L21/046 ,  H01L21/0495 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/872

摘要： 　ｎ型ＳｉＣ基板（１）の裏面にオーミック電極（８）を形成するにあたって、イオン注入により、ｎ型エピタキシャル基板の裏面の表面層にｎ + 型半導体領域（７）を形成する。このイオン注入では、ｎ + 型半導体領域（７）の不純物濃度が１×１０ 19 ／ｃｍ 3 以上８×１０ 20 ／ｃｍ 3 以下、好ましくは４×１０ 20 ／ｃｍ 3 以下となり、かつｎ + 型半導体領域（７）の厚さが２００ｎｍ以下程度となるように、３０ｋｅＶ以上１５０ｋｅＶ以下の範囲の加速エネルギーでｎ型不純物を注入する。その後、ｎ + 型半導体領域（７）の表面にニッケル層およびチタン層を順に形成し、熱処理によりニッケル層をシリサイド化してニッケルシリサイドからなるオーミック電極（８）を形成する。このようにすることで、裏面電極が剥離することを抑制することができるとともに、良好な特性を有する裏面電極を形成することができる。

摘要翻译： 为了在n型SiC衬底（1）的后表面上形成欧姆电极（8），n +型半导体区域（7）形成在n型外延层的背面的表面层上 底物通过离子注入。 在离子注入中，以30-150keV的范围内的加速能量注入n型杂质，使得n +型半导体区域（7）的杂质浓度不小于1×1019 / cm3，而不是 大于8×10 20 / cm 3，优选不大于4×10 20 / cm 3，并且n +型半导体区域（7）的厚度近似等于或小于200nm。 然后，在n +型半导体区域（7）的表面上依次形成镍层和钛层，通过热处理将镍层硅化，并且欧姆电极（8）由硅化镍形成。 因此，可以抑制后表面电极的剥离，并且可以形成具有优异特性的背面电极。

公开(公告)号：WO2013079304A1

公开(公告)日：2013-06-06

申请号：PCT/EP2012/072378

申请日：2012-11-12

申请人： ROBERT BOSCH GMBH ,  QU, Ning ,  GOERLACH, Alfred

发明人： QU, Ning ,  GOERLACH, Alfred

IPC分类号： H01L29/861 ,  H01L29/872

CPC分类号： H01L29/8725 ,  H01L29/0634 ,  H01L29/47 ,  H01L29/861 ,  H01L29/872

摘要： Die Erfindung betrifft eine Schottkydiode, die ein n + -Substrat, eine n-Epischicht, mindestens zwei in die n-Epischicht eingebrachte p-dotierte Gräben, Mesabereiche zwischen benachbarten Gräben, eine als Kathodenelektrode dienende Metallschicht und eine als Anodenelektrode dienende weitere Metallschicht aufweist. Die Dicke der Epischicht ist größer als das Vierfache der Tiefe der Gräben.

摘要翻译： 本发明涉及一种肖特基二极管，具有n +衬底，n外延层，至少两个引入到相邻的沟槽之间的n外延层的p掺杂沟槽台面，作为阴极电极的金属层和作为金属构成的阳极电极进一步层。 外延层的厚度是沟槽大于四倍的深度。

公开(公告)号：WO2013046908A1

公开(公告)日：2013-04-04

申请号：PCT/JP2012/069407

申请日：2012-07-31

申请人： 三菱電機株式会社 ,  川上 剛史 ,  中木 義幸 ,  藤井 善夫 ,  渡邊 寛 ,  中田 修平 ,  海老原 洪平 ,  古川 彰彦

发明人： 川上　剛史 ,  中木　義幸 ,  藤井　善夫 ,  渡邊　寛 ,  中田　修平 ,  海老原　洪平 ,  古川　彰彦

IPC分类号： H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC分类号： H01L29/8725 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/8611 ,  H01L29/872

摘要： 　本発明は、埋め込み注入層を位置精度高く形成することなく、高耐圧かつ高信頼性を有する半導体装置を提供することを目的とする。本発明にかかる半導体装置は、第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域としてのベース２と、半導体層表層に、各々がベース２を平面視上囲むように互いに離間して形成された、第２導電型の複数の第１不純物領域としてのガードリング１１～ガードリング１６と、半導体層表層に埋め込まれ、複数のガードリング１１～ガードリング１６の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域としての埋め込み注入層１８とを備える。

摘要翻译： 本发明的目的是提供一种具有高电压和高可靠性的半导体器件，而不形成具有高定位精度的嵌入式注入层。 该半导体装置设置有：形成在第一导电型的半导体表面层上并用作构成半导体元件的第二导电类型的有源区的基极（2） 保护环（11至16），其形成在半导体表面层上彼此分开，使得每个保护环在平面图中围绕基部（2），并且用作多个第一杂质区域 第二导电类型; 嵌入在半导体表面层中的嵌入式注入层（18）连接多个保护环（11〜16）的至少两个底部，作为第二导电型的第二杂质区域。

公开(公告)号：WO2012054686A3

公开(公告)日：2012-07-05

申请号：PCT/US2011057020

申请日：2011-10-20

申请人： VISHAY GEN SEMICONDUCTOR LLC ,  HSU CHIH-WEI ,  UDREA FLORIN ,  LIN YIH-YIN

发明人： HSU CHIH-WEI ,  UDREA FLORIN ,  LIN YIH-YIN

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/063 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/407 ,  H01L29/66143 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/872 ,  H01L29/8725

摘要： A termination structure for a power transistor includes a semiconductor substrate having an active region and a termination region. The substrate has a first type of conductivity. A termination trench is located in the termination region and extends from a boundary of the active region to within a certain distance of an edge of the semiconductor substrate. A doped region has a second type of conductivity disposed in the substrate below the termination trench. A MOS gate is formed on a sidewall adjacent the boundary. The doped region extends from below a portion of the MOS gate spaced apart from the boundary toward a remote sidewall of the termination trench. A termination structure oxide layer is formed on the termination trench and covers a portion of the MOS gate and extends toward the edge of the substrate. A first conductive layer is formed on a backside surface of the semiconductor substrate. A second conductive layer is formed atop the active region, an exposed portion of the MOS gate, and extends to cover at least a portion of the termination structure oxide layer.

摘要翻译： 功率晶体管的端接结构包括具有有源区和端接区的半导体衬底。 衬底具有第一类导电性。 终端沟槽位于终端区域中并且从有源区域的边界延伸到半导体衬底的边缘的一定距离内。 掺杂区域具有设置在终端沟槽下方的衬底中的第二类型的导电体。 在与边界相邻的侧壁上形成MOS栅极。 掺杂区域从与边界间隔开的部分MOS栅极的下方延伸到终端沟槽的远侧侧壁。 端接结构氧化物层形成在终端沟槽上并且覆盖MOS栅极的一部分并朝向衬底的边缘延伸。 第一导电层形成在半导体衬底的背面上。 第二导电层形成在有源区顶部，MOS栅极的暴露部分的顶部，并延伸以覆盖端接结构氧化物层的至少一部分。

公开(公告)号：WO2010077510A3

公开(公告)日：2010-08-26

申请号：PCT/US2009066118

申请日：2009-11-30

申请人： FAIRCHILD SEMICONDUCTOR ,  YEDINAK JOSEPH A ,  CHALLA ASHOK

发明人： YEDINAK JOSEPH A ,  CHALLA ASHOK

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0634 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/872 ,  H01L29/8725

摘要： Exemplary power semiconductor devices with features providing increased breakdown voltage and other benefits are disclosed.

公开(公告)号：WO2010077503A2

公开(公告)日：2010-07-08

申请号：PCT/US2009/065909

申请日：2009-11-25

申请人： FAIRCHILD SEMICONDUCTOR CORPORATION ,  YEDINAK, Joseph A. ,  CHALLA, Ashok ,  KINZER, Daniel M. ,  PROBST, Dean E.

发明人： YEDINAK, Joseph A. ,  CHALLA, Ashok ,  KINZER, Daniel M. ,  PROBST, Dean E.

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/0611 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7811 ,  H01L29/7827 ,  H01L29/872 ,  H01L29/8725

摘要： Exemplary power semiconductor devices with features providing increased breakdown voltage and other benefits are disclosed.

公开(公告)号：WO2009130648A1

公开(公告)日：2009-10-29

申请号：PCT/IB2009/051605

申请日：2009-04-17

申请人： NXP B.V. ,  HOLLAND, Steffen ,  JACHMANN, Fabian

发明人： HOLLAND, Steffen ,  JACHMANN, Fabian

IPC分类号： H01L21/329 ,  H01L29/861 ,  H01L29/872 ,  H01L29/78 ,  H01L21/336 ,  H01L29/40 ,  H01L29/08 ,  H01L29/36 ,  H01L29/06 ,  H01L29/423

CPC分类号： H01L29/7813 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66734 ,  H01L29/861 ,  H01L29/872 ,  H01L29/8725

摘要： The configuration and manufacture of various RESURF semiconductor devices are described. The devices comprise a semiconductor body (8) having first region (6, 18; 40, 46; 56, 64) of a first conductivity type and a peak field reducing structure (2, 16; 42, 44; 50, 52) which acts as a field plate dielectrically coupled to the first region and extends adjacent to the first region. The first region is more highly doped in a portion (18, 46, 64) adjoining the field reducing structure than in another portion further from the field reducing structure. The more highly doped portion of the first region serves to reduce the peak of the electric field adjacent to the field reducing structure of the RESURF device. The device may be in the form of a Schottky diode, a trenched pn-diode, a trenchFET, or a lateral configuration for example.

摘要翻译： 描述各种RESURF半导体器件的配置和制造。 这些装置包括具有第一导电类型的第一区域（6,18; 40,46; 56,64）和具有峰场减少结构（2,16; 42,44; 50,52）的半导体本体（8），所述第一区域 充当与第一区域介电耦合并且相邻于第一区域延伸的场板。 第一区域在与场减少结构相比较的部分（18,46,64）中与场减少结构相邻的部分中更加高度掺杂。 第一区域的较高掺杂部分用于减少与RESURF器件的场减小结构相邻的电场的峰值。 该器件可以是例如肖特基二极管，沟槽pn二极管，沟槽FET或侧向配置的形式。

公开(公告)号：WO2008039548A3

公开(公告)日：2008-06-19

申请号：PCT/US2007021107

申请日：2007-09-30

申请人： ALPHA & OMEGA SEMICONDUCTOR ,  LUI SIK K

发明人： LUI SIK K ,  BHALLA ANUP

IPC分类号： H01L21/338

CPC分类号： H01L29/66727 ,  H01L29/0623 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/66143 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/782 ,  H01L29/8725

摘要： A Schottky diode includes at least a trenched opened in a semiconductor substrate doped with a dopant of a first conductivity type wherein the trench is filled with a Schottky junction barrier metal. The Schottky diode further includes one or more dopant region of a second conductivity type surrounding sidewalk of the trench distributed along the depth of the trench for shielding a reverse leakage current through the sidewalk of the trench. The Schottky diode further includes a bottom-doped region of the second conductivity type surrounding a bottom surface of the trench and a top-doped region of the second conductivity type surrounding a top portion of the sidewalk of the trench. In a preferred embodiment, the first conductivity type k a N-type conductivity type and the middle-depth dopant region comprising a P-dopant region.

摘要翻译： 肖特基二极管至少包括在掺杂有第一导电类型的掺杂剂的半导体衬底中开口的沟槽，其中所述沟槽填充有肖特基结势垒金属。 肖特基二极管还包括沿着沟槽的深度分布的沟槽周围的第二导电类型的一个或多个掺杂剂区域，用于屏蔽通过沟槽的边路的反向漏电流。 肖特基二极管还包括围绕沟槽的底表面的第二导电类型的底部掺杂区域和围绕沟槽的人行道的顶部部分的第二导电类型的顶部掺杂区域。 在优选实施例中，第一导电类型k为N型导电类型，中间深度掺杂区域包含P掺杂区域。

公开(公告)号：WO2008039548A2

公开(公告)日：2008-04-03

申请号：PCT/US2007/021107

申请日：2007-09-30

申请人： ALPHA & OMEGA SEMICONDUCTOR, LTD. ,  LUI, Sik, K.

发明人： LUI, Sik, K. ,  BHALLA, Anup

IPC分类号： H01L29/739 ,  H01L31/00

CPC分类号： H01L29/66727 ,  H01L29/0623 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/66143 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/782 ,  H01L29/8725

摘要： A Schottky diode includes at least a trenched opened in a semiconductor substrate doped with a dopant of a first conductivity type wherein the trench is filled with a Schottky junction barrier metal. The Schottky diode further includes one or more dopant region of a second conductivity type surrounding sidewalk of the trench distributed along the depth of the trench for shielding a reverse leakage current through the sidewalk of the trench. The Schottky diode further includes a bottom-doped region of the second conductivity type surrounding a bottom surface of the trench and a top-doped region of the second conductivity type surrounding a top portion of the sidewalk of the trench. In a preferred embodiment, the first conductivity type k a N-type conductivity type and the middle-depth dopant region comprising a P-dopant region.

摘要翻译： 肖特基二极管包括在掺杂有第一导电类型的掺杂剂的半导体衬底中开放的至少沟槽，其中沟槽填充有肖特基结阻挡金属。 所述肖特基二极管进一步包括沿沟槽深度分布的围绕沟槽的第二导电类型的一个或多个掺杂区域，用于屏蔽通过沟槽的人行道的反向泄漏电流。 肖特基二极管还包括围绕沟槽的底表面的第二导电类型的底部掺杂区域和围绕沟槽的人行道顶部的第二导电类型的顶部掺杂区域。 在优选实施例中，第一导电类型k是N型导电类型，以及包含P掺杂区域的中间深度掺杂剂区域。