TRANSISTOR A EFFET DE CHAMP ET A HETEROJONCTION.
    2.
    发明申请
    TRANSISTOR A EFFET DE CHAMP ET A HETEROJONCTION. 审中-公开
    异位场效应晶体管

    公开(公告)号:WO2015136218A1

    公开(公告)日:2015-09-17

    申请号:PCT/FR2015/050600

    申请日:2015-03-10

    申请人: OMMIC

    发明人: FRIJLINK, Peter

    摘要: Un procédé de fabrication d'un transistor à effet de champ et à hétéroj onction comprenant une structure semiconductrice en couches superposées, comprenant; prévoir sur une couche substrat (1) une couche tampon (2), une couche canal (3) et une couche barrière (4), réalisées dans des matériaux à cristal hexagonal de type Ga (1-p-q) Al (p) In (q) N, former une ouverture dans une couche de masquage diélectrique (5) déposée sur la couche barrière, faire croître par épitaxie à haute température un matériau semiconducteur à cristal hexagonal (6, 6') Ga (1-X'-y') Al (X') In (y') N dopé au Germanium, sur une zone de croissance définie par l'ouverture formée dans la couche de masquage, déposer une électrode de contact de source ou drain (15, 16) sur le matériau ainsi déposé par épitaxie, et une électrode de grille (13) à un emplacement en dehors de la zone de croissance.

    摘要翻译: 本发明涉及一种用于制造异质结场效应晶体管的方法。 所述晶体管包括由堆叠层制成的半导体结构。 所述方法包括:在衬底层(1)上提供缓冲层(2),沟道层(3)和阻挡层(4),所述衬底层全部由Ga(1-pq)Al(p)In (q)N六方晶体材料; 在沉积在所述阻挡层上的电介质掩模层(5)中形成开口; 生长,使用高温外延,锗掺杂的Ga(1-X'-y')Al(X')In(y')N六方晶体半导体材料(6,6')在由 开口形成在掩模层中; 以及将源极或漏极接触电极(15,16)沉积到所述材料上,由此通过外延沉积,以及在生长区域外部的位置沉积栅电极(13)。

    COMPOUND SEMICONDUCTOR MULTILAYER STRUCTURE AND BIPOLAR TRANSISTOR USING THE SAME
    5.
    发明申请
    COMPOUND SEMICONDUCTOR MULTILAYER STRUCTURE AND BIPOLAR TRANSISTOR USING THE SAME 审中-公开
    使用它的化合物半导体多层结构和双极晶体管

    公开(公告)号:WO02021599A2

    公开(公告)日:2002-03-14

    申请号:PCT/JP2001/007536

    申请日:2001-08-31

    摘要: A compound semiconductor multilayer structure comprising a carbon-containing p-type gallium arsenide (GaAs)-system crystal layer, wherein the carbon-containing p-type GaAs-system crystal layer exhibits a predominant photoluminescence peak measured at 20K within a range of 828 nm to 845 nm, and wherein the ratio of hydrogen atom concentration to carbon atom concentration in the carbon-containing p-type GaAs crystal layer is 1/5 or less. Furthermore, in a photoluminescence measurement at 10K, the carbon-containing GaAs-system p-type crystal layer exhibits a first predominant photoluminescence peak and a second predominant photoluminescence peak due to band gap transitions of GaAs and wherein the second predominant luminescence wavelength has a longer wavelength than the first predominant photoluminescence wavelength and the intensity ratio of the second luminescence peak to the first luminescence peak is within a range from 0.5 to 3.

    摘要翻译: 包含含碳p型砷化镓(GaAs)系晶体层的化合物半导体多层结构,其中含碳p型GaAs系晶体层在20K范围内在828nm范围内显示出主要的光致发光峰 至845nm,并且其中所述含碳p型GaAs晶体层中的氢原子浓度与碳原子浓度的比率为1/5以下。 此外,在10K的光致发光测量中,由于GaAs的带隙跃迁,含碳GaAs系统p型晶体层表现出第一主要的光致发光峰和第二主要的光致发光峰,并且其中第二主要发光波长具有更长的 波长比第一主要光致发光波长和第二发光峰与第一发光峰的强度比在0.5至3的范围内。

    HALBLEITERSCHICHTSTAPEL UND VERFAHREN ZU DESSEN HERSTELLUNG

    公开(公告)号:WO2020001694A1

    公开(公告)日:2020-01-02

    申请号:PCT/DE2019/100572

    申请日:2019-06-20

    摘要: Die Erfindung betrifft einen Halbleiterschichtstapel, ein Bauelement hieraus und ein Bauelementemodul, sowie ein Herstellungsverfahren, wobei der Halbleiterschichtstapel, gekennzeichnet ist durch mindestens zwei Schichten (A, B), die als Einzelschichten jeweils eine energetische Lage des Ferminiveaus (103) in der Halbleiterbandlücke (104, 105) aufweisen, für die Schicht (A) Formula (I) gilt und für die Schicht (B) Formula (II) gilt, mit E F der energetischen Lage des Ferminiveaus (103), E v der energetischen Lage eines Valenzbands (102), E L der energetischen Lage eines Leitungsbands (101) und E L - E v der Energiedifferenz der Halbleiterbandlücke E G (104,105), wobei die Dicke (106, 107) der Schichten (A, B) so gewählt ist, dass sich ein zusammenhängender Raumladungszonenbereich (110) über die Schichten (A, B) ergibt.

    INTERLAYER BARRIER
    9.
    发明申请
    INTERLAYER BARRIER 审中-公开

    公开(公告)号:WO2018196948A1

    公开(公告)日:2018-11-01

    申请号:PCT/EP2017/059633

    申请日:2017-04-24

    申请人: SWEGAN AB

    发明人: CHEN, Jr-Tai

    摘要: The present document discloses a heterostructure, for producing a high electron mobility transistor (HEMT). The heterostructure comprises a GaN a buffer layer with a buffer portion proximally to a substrate and a channel portion distally from the substrate, an Al x1 Ga 1-x1 N exclusion layer, wherein 0.3≤x1≤1.0, preferably 0.5≤x1≤1.0, most preferably 0.7≤x1≤1.0, formed on the GaN buffer layer, and an ln y AI x2 Ga 1-x2-y N barrier layer, wherein 0≤y≤0.25, preferably 0.10≤y≤0.22, most preferably 0.15≤y≤0.20, and 0.70≤x2≤1.0, preferably 0.75≤x2≤0.9, most preferably 0.80≤x2≤0.85. The heterostructure has an AI x3 Ga 1-x3 N interlayer, wherein 0≤x3≤0.5, preferably 0≤x3≤0.3, most preferably 0≤x3≤0.1, sandwiched between the exclusion layer and the barrier layer. The heterostructure presents a 2DEG electron mobility of 1800-2300 cm 2 /Vs, preferably 1900-2200 cm 2 /Vs, most preferably 2000-2100 cm 2 /Vs.

    TRANSISTOR A EFFET DE CHAMP A RENDEMENT ET GAIN OPTIMISE
    10.
    发明申请
    TRANSISTOR A EFFET DE CHAMP A RENDEMENT ET GAIN OPTIMISE 审中-公开
    效应场效应晶体管和优化增益

    公开(公告)号:WO2017072249A1

    公开(公告)日:2017-05-04

    申请号:PCT/EP2016/075971

    申请日:2016-10-27

    摘要: L'invention concerne un transistor comprenant un empilement de matériaux semi-conducteurs comprenant notamment une première sous-couche (16), judicieusement disposée et d'épaisseur spécifique, scindant la couche tampon (12) en deux parties (12a; 12b) et comprenant un troisième matériau (Mat3) de sorte que la différence de coefficients de polarisation spontanée et piézoélectrique entre le matériau de la couche tampon et le troisième matériau (Mat3) induit à une première interface (17) entre la première partie de la couche tampon (12a) et la première sous-couche (16) une première charge électrique fixe surfacique générant un champ électrique dirigé selon l'axe z de manière à permettre le confinement du gaz bidimensionnel (9) dans le canal.

    摘要翻译: 本发明涉及一种包括半导体材料的堆叠的晶体管,所述半导体材料堆叠尤其包括适当地布置且具有特定厚度的第一子层(16)。 ,分裂(12)缓冲层分成两个部分(12A; 12B)和包括第三和egrave;垫我é廖(MAT3),使得差速器é号偏振系数之间自发ée和PIéZOé电动 诱导缓冲层和第三材料(Mat3)的材料。 第一及egrave;再在Premi&egrave之间界面(17);再在缓冲层的部分(12a)和所述Premiè重子层(16)的第一及egrave;再负荷,表面固定电克é否E咆哮的字段Dé 电气ledó 沿着mani&egrave的z轴; re&agr; 允许在通道中封闭二维气体(9)。